时分复用数字基带通信：位同步抖动为何不误码，帧同步错位全乱

简介实验七时分复用数字基带通信系统.doc是一份面向通信工程、电子信息类课程实验的doc格式学习资料重点讲解时分复用数字基带通信系统的组成与分接原理。资源包共1个doc文件压缩后仅62KB内容集中适合课程设计与实验预习。目前已有796人学习。文档围绕数字信源、数字终端、位同步与帧同步四个模块展开详细说明了数字终端模块的输入输出点与测试点并对位同步信号抖动、帧同步信号错位如何影响多路数字信号传输做了系统梳理。读者可借此掌握时分复用基带系统的基本结构、位同步与帧同步的相位关系以及串/并变换、并/串变换的实现逻辑为完成实验接线、波形观察与排障提供直接指导。1. 时分复用数字基带通信系统为什么位同步抖动不误码帧同步一错就全乱时分复用数字基带通信系统这个实验是通信原理课程里最容易让学生盯着示波器发懵的一个信源、位同步、帧同步三个模块明明都亮着数字终端的十六个发光二极管却不按预期亮灭。本文要拆的这份实验七指导文档把数字信源、数字终端、位同步、帧同步四个模块连成一套两路时分复用基带系统核心目标是让你亲眼看到位同步抖动和帧同步错位分别如何影响数据分接。适合三类人正在做课程设计的通信专业学生、需要带实验的助教、以及想从模块级理解分接原理的从业者。读之前先记住一个反直觉结论位同步抖动在一定范围内不误码而帧同步只要错位数据立刻乱给你看。2. 数字终端模块的分接逻辑从时分复用信号到两路并行数据2.1 数字终端在整个系统里的位置四个关键测试点把信号流向理清实验系统里数字终端是收端核心它的输入是时分复用基带信号输出是两路串行数据、两个八位并行数据以及对应的位同步、帧同步信号。整个闭环是这样走的数字信源产生 NRZ 码和帧同步码位同步模块从信号中提取出位定时帧同步模块从信号中识别出帧头数字终端同时拿到这三样东西后才能把混在一起的两路数据拆开。数字终端模块面板上有十一个测试点和输入输出点我建议第一次上手时只盯其中四个就能把信号流向摸清楚。S-IN 是时分复用基带信号输入SD 是抽样判决后的时分复用信号BD 是延迟后的位同步信号FD 是整形后的帧同步信号。只要用示波器在这四个点上看一圈就能确认前级模块送进来的东西对不对。从原始文档的电原理图可以看出SD 进入终端后兵分两路分别送给两个串/并变换器BD 经过延迟和分频后变成 B1、B2作为两路的位同步时钟FD 经过延迟链后产生 F1、F2作为两路的帧同步控制信号。D1、D2 是分接后的两路串行数据B1、B2 是两路的位同步信号F1、F2 是两路的帧同步信号。注意测试点命名规律D、B、F 分别对应数据、位同步、帧同步数字下标对应第一路还是第二路。为了快速对照我把终端模块的测试点整理成一份速查表。测试点信号含义与前后级的关系S-IN时分复用基带信号输入点接数字信源的 NRZ-OUTSD抽样判决后的时分复用信号终端内部识别后的数据流BD延迟后的位同步信号测试点由 BS-IN 经延迟单元得到FD整形后的帧同步信号测试点由 FS-IN 经整形、抽样得到D1 / D2分接后的两路串行数据对应信源的两路数据B1 / B2两路的位同步信号BD 经 ÷3 分频得到频率为信源的 1/3F1 / F2两路的帧同步信号由 FD 延迟 8、16 个码元周期得到2.2 五个调整单元到底在调什么延迟链和相位关系数字终端模块里有五个看起来不起眼的单元延迟 1、延迟 2、整形、延迟 3、÷3。很多同学不知道它们是干嘛的直接跳过结果分接出来的数据永远是乱的。这五个单元解决的是同一个问题让 SD、BD、FD 三者之间的相位关系在送入串/并变换器和并/串变换器时保持正确。先说为什么需要整形。帧同步模块送过来的帧同步信号 FS 脉冲宽度大于两个码元周期上升沿超前于第一路数据起始时刻约半个码元根本不能直接作为分接控制信号。终端的做法是先让 FS 进入单稳态多谐振荡器 U644528做上升沿触发把宽脉冲整成脉宽略小于一个码元的窄脉冲再用位同步信号 BD 对这个窄脉冲抽样得到干净的 FD。这一步很关键抽样的沿必须落在窄脉冲的高电平区间内否则 FD 会时有时无。延迟 1 和延迟 2 负责调整 BD 的相位使 BD 的上升沿与 FD 的抽样位置错开延迟 3 用三级移位寄存器 40174 把 FD 依次延迟 7、8、15、16 个码元周期得到 FD-7、FD-8、FD-15、FD-16。其中 FD-8 就是第一路的帧同步信号 F1FD-16 就是第二路的帧同步信号 F2。为什么是 7 和 15因为第一路数据在复用帧里占前 8 个 bit收到第 7 个 bit 后准备锁存延迟 8 个码元刚好是收完一整字节的时刻第二路同理从帧头起延迟 15、16 个码元正好覆盖第二路字节的结束位置。把各单元对应的芯片列成一张表调试时会方便很多。以下是文档里给出的元器件对应关系我按功能重新整理了。单元芯片功能延迟 1U63 单稳态多谐振荡器 4528对位同步信号做延迟调整延迟 2U62A D 触发器 4013二次调整位同步相位整形U64A 单稳态 4528、U62B D 触发器 4013帧同步脉冲整形加抽样延迟 3U67、U68、U69 移位寄存器 40174产生 FD-7、FD-15、FD-8、FD-16÷3U72 二进制寄存器 4017位同步三分频产生 B1、B2串/并变换U65、U70 移位寄存器 4094串行数据转八位并行并/串变换U66、U71 移位寄存器 4014或 4021并行数据转回串行显示三极管 9013、发光二极管并行数据指示2.3 串/并变换和并/串变换的分工分接的核心动作是把时分复用串行码流里的 bit按照帧结构分别装进第一路和第二路的寄存器里。U65、U70 用的是 4094这是一片八级移位存储寄存器串行数据从 SD 进入在 B1 的每个上升沿移一位移满 8 位后在 F1 的控制下并行输出。U66、U71 用的 4014或 4021是八级静态移位寄存器方向相反把并行数据装载进去再在 B1 的移位时钟驱动下逐位输出恢复成串行信号 D1、D2。这里有个值得强调的数据关系B1、B2 的频率是位同步信号 BS 频率的 1/3。因为系统是两路时分复用一帧里第一路和第二路各占 8 个 bit总共 24 bit 中每一路只占 8 bit所以分接后每路串行数据的码速率是信源输出码速率的 1/3。如果示波器上测量 D1 的码元宽度和信源 NRZ 的码元宽度前者正好是后者的 3 倍。从波形关系上看F1 的上升沿必须对准第一路数据的起始位置4094 才能在第 8 个位同步脉冲后锁存正确的字节F2 同理。终端模块里的 16 个发光二极管——左边 8 个显示第一路数据右边 8 个显示第二路数据——就是用来直观验证并行输出是否与信源设置一致。二极管亮代表 1灭代表 0。只要信源那边 K1 开关拨的是什么码型终端这边对应的灯就该按同样的码型亮这一步对不上说明相位关系还没调对。3. 把四个模块连成系统连线、调节与示波器观察步骤3.1 四根信号线的连接关系实线与虚线的区别实验箱面板上数字信源、位同步、帧同步、数字终端四个模块之间的部分连接已经由 PCB 内部布好需要手工连的只有四根信号线。按文档图 7-6 的标注实线表示板上已连接虚线表示需要实验者自己动手。第一次接线的人容易犯一个错只盯着模块名字连不看信号名。正确的是把数字信源的 NRZ-OUT 接到数字终端的 S-IN把位同步单元的 BS-OUT 接到终端和帧同步单元的 BS-IN把帧同步单元的 FS-OUT 接到终端的 FS-IN。接完线先不要急着通电用万用表电阻档确认一下 S-IN 对地没有短路电源插头没有插反。实验箱里的 TTL 电平系统最怕电源接反。通电之后先用示波器 CH1 看数字信源的 NRZ-OUT确认有稳定的方波输出。正常的话信源模块会用 K1 开关设定的码型循环输出一帧数据帧结构里包含第一路数据、第二路数据和帧同步码。再强调一下这个系统的构成它把发滤波器、收滤波器、码型变换和反变换全部省略信道按理想信道处理。也就是说这里不研究码间串扰只研究位同步和帧同步对数字分接的影响。所以四根线里只要有一根松动或者插错整个实验现象都会变得不可解释排查时优先查信号线。3.2 位同步调节把 BS-OUT 对准 NRZ 码元中间位同步模块的作用是从输入信号中提取出与信源码元同步的时钟信号。实验里用示波器 CH2 观察位同步单元的 BS-OUT然后调节位同步单元上的可变电容目标是让 BS-OUT 的上升沿对准信源 NRZ 信号的码元中间位置并且相位抖动最小。操作路径是这样的CH1 接 NRZ-OUTCH2 接 BS-OUT两个通道都设为直流耦合触发电平放在 NRZ 波形幅度的 1/2 处。正常锁定时CH2 显示的方波频率应该和 NRZ 的码速率一致。如果 BS-OUT 与 NRZ 之间相对漂移说明位同步环还没锁定。调节可变电容的本质是微调压控振荡器的中心频率让环路能稳定捕获并跟踪输入信号。判断“对准中间位置”的方法NRZ 码元是一个矩形波码元中心就是高电平或低电平的中间时刻位同步的上升沿应该正好落在这里。因为接收端后续的抽样判决就是以这个上升沿为基准取码元中心电平做判定。上升沿偏左或偏右都会压缩判决裕量后面第 7 步调节抖动时就容易提前翻车。在数字终端这边BD 是 BS-IN 经过延迟 1、延迟 2 之后的位同步信号。用示波器同时看 BD 和 FD能看到 FD 的窄脉冲出现在 BD 上升沿附近说明抽样位置正确。观察时我一般把时基调到每格 0.5 或 1 个码元宽度这样能清楚看到上升沿和码元中心的对应关系。3.3 帧同步检查K1 置 1110010看 FS 与 NRZ 的相位把数字信源单元的 K1 拨码开关置于 1110010这一步的目的是让信源产生一个包含特征帧同步码的确定帧结构。然后用示波器 CH2 观察帧同步单元的 FS 信号对比它和信源 NRZ 信号的相位关系判断帧同步单元是否从输入信号中正确识别出了帧头。帧同步模块正常工作时FS 脉冲的上升沿应该稳定地落在每一帧的起始位置附近。文档里明确指出FS 脉冲的上升沿略迟后于位同步信号的上升沿而位同步信号上升沿位于输入信号的码元中间所以 FS 上升沿超前第一路数据起始时刻约半个码元。这不是故障而是帧同步器原理决定的固有相位关系。后面数字终端里的整形单元会处理这个问题不需要在帧同步模块上做额外调节。3.4 分接验证LED 亮灭和 D1、D2 波形位同步和帧同步都确认正常后数字终端的 16 个发光二极管应该按信源的设定数据显示。左边 8 个灯是第一路右边 8 个灯是第二路灯亮为 1灯灭为 0。终端的显示单元直接用并行数据驱动三极管 9013再点亮发光二极管所以如果电平极性没接反灯的状态和信源 K1 设置应该完全一致。示波器观察点放在 D1 和 D2 上。D1 对应位同步 B1D2 对应位同步 B2用 CH1 看 D1、CH2 看 B1能看到 D1 的每一位都在 B1 的上升沿附近翻转。D1、D2 是周期性重复的八位串行数据波形应该是稳定的、每帧重复一次。相比 NRZ-OUT 的高速码流D1、D2 的码元更宽、速率更低频率正好是信源码速率的 1/3这一点可以直接用示波器的频率测量功能验证。4. 位同步抖动与帧同步错位两类典型故障的实验复现4.1 为什么位同步抖动在一定范围内不误码采样点容限分析实验报告的第一个思考题问的就是为什么位同步信号在一定范围内抖动时并不发生误码这个范围大概有多大。这需要从抽样判决的机制说起。理想情况下位同步的上升沿对准码元中心判决点在码元正中间此时距离码元边界最远抗噪声和抗定时误差的裕量最大。但只要抖动不超过判决容限抽样结果就不会错。假设码元宽度为 T判决点在码元中心位同步上升沿偏离中心的最大允许范围是 ±T/2超过这个范围抽样点就会落入相邻码元的区域。实际系统还要考虑到电平判决的阈值以及 D 触发器建立时间、保持时间带来的额外限制所以测量得到的容限会略小于 ±T/2。实验中缓慢调节 C2 时D1 或 D2 不变说明抖动还没超过判决容限继续增大误码出现说明抽样点已经越过码元边界。实际通信系统中同样存在这个现象只是程度不同。接收端的位同步环路总是存在稳态相位差和随机抖动但只要环路设计得当把抖动控制在码元宽度的几分之一以内误码率就不会显著恶化。4.2 C2 调大后的翻车现场抖动超出容限时波形怎么变化位同步单元的可变电容 C2 直接影响压控振荡器的控制特性。顺时针缓慢调节 C2抖动范围会逐渐变大。这时候再看示波器上的 D1 或 D2波形不再是干净整齐的方波边沿开始出现晃动偶尔能看到某个 bit 明显地变窄或变宽严重时整个字节错乱LED 对不上了。我让学生在操作时把 C2 调节速度放慢每转 10 度左右停一下观察波形变化节奏。文档也特别提示C2 在某一范围变化时 D1 或 D2 无误码C2 变化太大时出现误码。这个“某一范围”就是 4.1 节讲的判决容限的外在表现。如果你发现 LED 已经全乱了说明抖动范围已经远大于容限这时候不要再继续调大往回旋到接近初始位置即可恢复。做这一步前有个重要习惯先用记号笔在 C2 当前位置的旋钮和面板之间画一条对位线或者在手机里拍一张照片。否则调完抖动实验后凭手感很难精确回到原位整个系统都得重调这就是一个可以提前规避的坑。4.3 K1 置为 1110010X帧同步错位为什么立刻乱码帧同步错位实验的操作是把位同步恢复到正确状态然后修改数字信源单元的 K1从 1110010 改为 1110010X其中 X 是 0 或 1。这时观察分接出来的两路信号和信源设置的对应关系你能看到终端输出的数据与信源不再一致LED 的亮灭状态和信源不匹配。帧同步错位造成乱码的原因是帧边界被改动。信源的帧结构里包含设定好的帧同步码K1 的某一位发生变化后帧同步单元提取出的 FS 信号与实际数据的帧头位置错开了若干码元。数字终端拿到这个错位的 FS 后整形、延迟产生的 F1、F2 不再对准各路数据的起始时刻。串/并变换器在一个错误的时间点锁存锁进去的自然就是把两路数据混在一起的错误字节。这个实验比位同步抖动实验更刺激因为它是全错的D1、D2 波形看着是稳定的周期波形但内容完全不是信源设置的数据。示波器上波形结构看不出大问题只有对照 LED 或把 D1、D2 与信源 NRZ 码型逐位比较才发现错得离谱。这就是帧同步在分接中的核心作用——它决定了哪些 bit 属于第一路哪些属于第二路帧同步错位分接就失去意义。5. 常见问题与排查跳线、触发、电容的三个坑5.1 现象一BS-OUT 无法对准 NRZ 码元中间现象位同步模块的 BS-OUT 波形存在但无论怎么调节可变电容上升沿总是停不到码元正中间或者波形有严重的毛刺和抖动。 原因最常见的是示波器探头未做补偿校准导致上升沿位置失真其次是信源 NRZ-OUT 本身有直流偏移或幅度不稳定位同步环一直在追一个不稳定的信号。 解决先把探头接到示波器自带的 1kHz 方波校准端调节探头上的可调电容让方波边沿没有过冲和圆角。再单独用 CH1 观察 NRZ-OUT确保信号幅度在 3V 以上且无明显塌边。最后才去调位同步可变电容。另外检查实验箱电源是否稳定多个模块共用电源时电流波动会造成相位噪声明显增大。5.2 现象二LED 整排全亮或全灭现象16 个发光二极管要么全部点亮要么全部熄灭或者左右两路显示的内容互换了。 原因S-IN 信号线接触不良或未接上数字终端的 SD 测试点看不到任何数据波形寄存器里都是高电平或低电平对应 LED 全亮或全灭。另一种情况是两根输出线接反了——第一路的信号送到了第二路的输入导致左右两路数据互换。 解决先断开所有手工信号线用一根短导线直接把数字信源的 NRZ-OUT 送到数字终端的 S-IN确认 SD 点有信号。然后检查 BS-IN 和 FS-IN 是否与位同步、帧同步模块对应。信息互换的问题把两根输出线对调即可。这属于最典型的低级故障90% 的“灯全乱”都是接线问题不是电路问题。5.3 现象三C2 调大后系统恢复不了原状态现象做完位同步抖动实验后把 C2 旋回去但位同步始终无法恢复到最初的锁定状态BS-OUT 与 NRZ 的相位明显不稳。 原因C2 调节没有做位置标记旋钮转过了头或者根本不知道自己调到了哪里另一个常见原因是调节过程中手一直按着旋钮人体感应改变了对地电容松手后状态漂移。 解决调节前用记号笔在 C2 旋钮及面板上画线标记初始位置。调节时小步快停每停一次观察 3 秒记录方向和圈数。往回调时先回到标记位置再微调上升沿对准。如果已经找不到初始位置就把位同步模块的电源断开 10 秒再上电让环路的压控振荡器回到自由振荡频率附近重新捕获。5.4 现象四示波器波形不停滚动无法稳定观察现象CH1 和 CH2 分别接 D1、B1但屏幕上波形左移或右移老是抓不到稳定的帧结构。 原因触发放置在了自动模式触发电平设置不当或者触发源选成了数据信号本身。D1 是周期性的数据流数据内容会变用数据信号做触发源时触发点不稳定画面自然到处跑。 解决把触发源切到 B1 或 F1——位同步信号和帧同步信号是严格周期性的。如果观察 D1、D2就用对应的 B1、B2 作触发源观察 FD、BD 的相位关系时用 BS-OUT 或 BD 作触发源。触发电平手动设定在波形幅度的一半位置不要用自动。5.5 现象五FD 脉冲宽度明显大于一个码元现象用示波器看数字终端的 FD 测试点脉冲宽度比一个码元宽很多甚至接近两个码元分接出来的数据也是乱的。 原因整形单元的单稳态多谐振荡器 U64A4528的 RC 时间常数没调好输出脉宽超出设计要求。或者 BD 抽样沿正好落在窄脉冲的边沿附近导致输出出现不完整脉冲。 解决检查 U64A 的外接电阻电容是否与实验指导书一致正常脉宽应略小于一个码元。用示波器同时看 BD 和整形后的输出确认 BD 的上升沿落在窄脉冲的高电平稳定区间。如果相位偏了调延迟 1 或延迟 2 对应的电位器让抽样沿对准窄脉冲中部。6. 进阶验证用双通道测一帧的时间关系与抖动容限6.1 验证 F1 和 F2 的相位差把实验台式样调稳定后做一件文档没有明说但非常有价值的事用示波器双通道同时观察 F1 和 F2量化它们之间的延迟关系。理论上F1 是 FD 延迟 8 个码元得到的F2 是 FD 延迟 16 个码元得到的所以 F1 和 F2 之间应该相差 8 个码元周期。实际操作CH1 接 F1CH2 接 F2触发源选择 FD时基拉到每格约两个码元宽度。测量两个上升沿之间的时间差除以当前码元周期如果结果接近 8说明 40174 移位寄存器的延迟链工作正常。这个验证做完你对分接时序的理解就不再是抽象的框图而是示波器上可以亲手量出来的数值。6.2 估算位同步抖动容限的具体方法在 C2 从正常位置缓慢增大的过程中不要只盯着“有没有误码”可以用示波器测量抖动容限的近似值。方法如下CH1 接 D1触发源用 B1把时基设到每格一个码元宽度先把 C2 调到刚出现偶尔误码的位置暂停调节。测量 D1 波形上码元边沿相对 B1 上升沿的时间偏差取多次测量的最大值这个值就是当前系统的近似抖动容限。把这个值和理论值 ±T/2 做对比你会发现实测通常偏小原因是判决电路还有电平阈值和建立时间的限制这些都会吃掉一部分裕量。文档实验报告的第 1 题问的就是这个做一次实测后再答“为什么在一定范围内不误码”就非常扎实因为抽样点在码元中心左右各有一段容限只要位同步抖动幅度小于这个区间每次采到的电平就是对的。6.3 一个收尾习惯先做帧同步标记再做抖动实验这两个实验做完我有一个体感很深的习惯先做帧同步错位观察再做位同步抖动实验。原因是帧同步错位只需改 K1 开关实验结束后拨回 1110010 即可恢复系统状态确定性高位同步抖动需要动可变电容恢复到原位的成本更高。如果颠倒了顺序就要带着抖动残留的隐患去做帧同步实验误判概率大增。从那以后我每次带这个实验都强制自己先标定 C2 位置、先做帧同步实验、再做抖动实验最后用 F1/F2 相位差验证收尾。这样一套流程走下来基本上半小时内能拿到干净的数据和三个思考题的全部证据。这份实验文档里的接线图、芯片映射表和波形关系图都是可以直接照着操作的硬资料对照文档把原理、现象、参数三者串起来比死记框图和公式有用得多。希望这篇文章能帮你少走弯路把时分复用数字基带通信系统这个实验一次做明白。本文还有配套的精品资源点击获取