恒美微站 Logo 恒美微站
  • 首页
  • 关于我们
  • 建站服务
  • 主题模板
  • 案例展示
  • 资讯中心
  • 联系我们

SOC的基本概念

  • 首页
  • 资讯中心
  • /
  • SOC的基本概念

相关资讯

两个数组的交集(LeetCode 0349):哈希表与分离双指针解法详解 —— 出自「算法通关手册」AlgoNote 2026/10/8 8:16:30
【码动四季·秋】开源许可证怎么选:一个真实 Rust 项目的决策全过程(GPL 传染 / 依赖审计 / DCO) 2026/10/8 8:16:30
Jetson AGX Orin 64GB / JetPack 6.x 进入 L4T Recovery Boot 的故障排查与修复 2026/10/8 8:16:30

最新资讯

权重模长与方向解耦:提升训练稳定性与模型精度的核心技术
权重大小与方向解耦:提升模型稳定性的几何优化方法
ponytail插件化架构解析:skill机制与低侵入工作流实践
JetBrains插件Ponytail:代码视觉分级,让主逻辑更清晰
Rhino二次开发:Python读取自定义字段并实现Cloud标注全攻略
多模型协作工作流实战:Claude Code与Codex高效协同指南

今日推荐

context-mode实战指南:从全量塞入到结构化裁剪与检索增强
大模型对话上下文管理实战:三种模式与Token优化
抖音用户主页视频数据爬虫详解:点赞、收藏、分享字段抓取与 TaoToken 统一 Key 配置

本周热门

MR25H40CDF + PIC18F65K40:工业记录仪高可靠存储实战
基于STM32的数控恒压恒流电源设计:从硬件到PID调参全解析
LT9211 MIPI重定时器原理与双路扇出实战指南

本月精选

我发现了一个新思路:用 Remotion + Claude Code 像写代码一样自动化生成短视频
Windows下 Codex 中 Chrome 和 Computer Use 插件不可用问题排查及解决参考方式:TaoToken 统一 Key 配置与验证
2026 大模型集体涨价:用 Python 做企业 Token 成本测算与选型避坑(附配置)

SOC的基本概念

发布时间:2026/10/8 8:21:30
SOC的基本概念 一、SoCSystem on Chip片上系统一句话定义把一整套电子系统所需要的多个硬件 IP全部集成在单颗硅芯片上不是单纯一个 CPU是 “芯片里装了一整个小电脑系统”。二、SoC 内部有哪些模块1、CPU 核ARM Cortex-A/R主控管理者跑 Linux/RTOS、业务逻辑、调度、控制外设、处理中断。CPU 是总指挥但不是唯一能访问 DDR、发起寻址的模块。2、硬件加速器 IPNPU神经网络 AI 推理VPU视频编解码 H.264/H.265IVE图像视觉引擎ISP 配套算子DSP数字信号处理VI视频输入接收 sensor 图像自带 DMA可以直接写 DDR不需要 CPU 搬运数据3、片上互联总线AXI/AHB/APBAMBA 相当于芯片内部的高速公路。CPU、NPU、VI、内存控制器都挂在 AXI 总线所有模块都可以作为 AXI Master 发起寻址访问 DDR 或者寄存器。4、内存子系统DDR/LPDDR 控制器用来外接 DDR 内存2GB LPDDR4x 这类片内 SRAM、CacheL1/L2容量很小速度极快5、外设 IPUART、I2C、SPI、MIPI CSI/DSI、USB、GPIO、PCIe、ADC 等。6、其他PMU 电源管理模块、安全引擎TrustZone、时钟 / 复位模块。所有这些模块统一共享一套物理地址空间也就是 SoC 寻址。二、SOC的核心特点和单独 CPU、MCU 区分1、异构计算通用 CPU 各种专用硬件加速器分工协作。CPU 负责调度NPU/VI/VPU 负责重度并行计算解放 CPU。2、高集成外部只需要外挂 DDR、Flash、电源、Sensor就能跑起来BOM 少、体积小、功耗低。3、统一 AXI 地址空间地址一部分分配给寄存器 MMIOSoC 内部各个 IP 的寄存器另一大块地址分给外部 DDRCPU、VI、NPU 都能通过 AXI 总线访问这个全局地址空间。4、IP 复用SoC 厂商买 ARM 核、NPU、ISP 等成熟 IP再整合在一起不是从零设计每一块电路。SoC vs CPU vs MCU快速区分CPU只是计算核心必须搭配一堆外围芯片才能工作SoC单芯片集成 CPU 总线 加速器 外设只需要外挂 DDR/FlashMCU单片机一般片内自带 FlashRAM算力弱很少带独立 NPU/IVE跑 RTOS 为主基本没有外接大容量 DDR。三、实际项目中的视觉 SoC工作流程举例VI 模块AXI Master接收图像传感器数据直接 DMA 写入 DDR 中 MMZ 内存区域不需要 CPU 搬运CPU 配置 IVE/NPU 的寄存器下发任务IVE/NPU也是 AXI Master从 DDR 读取图像数据做图像处理、AI 推理处理完写回 DDRVPU 读取 DDR 图像做编码CPU 再读取编码码流通过网口 / 串口输出。关键点VI、NPU、IVE 都是独立总线主机可以主动寻址读写 DDR不是只有 CPU 才能访问内存。

关于恒美微站

恒美微站专注于为个体商户、工作室提供极简自助建站服务,让每个人都能轻松拥有专业网站。

快速链接

  • 关于我们
  • 建站服务
  • 主题模板
  • 案例展示
  • 资讯中心

服务项目

  • 可视化建站
  • 拖拽编辑
  • 主题定制
  • SEO 优化
  • 网站托管

联系方式

  • 📍 地址:北京市朝阳区建国路 88 号
  • 📞 电话:400-888-8888
  • ✉️ 邮箱:info@hmyw.cn
  • 🕐 时间:周一至周日 9:00-18:00

© 2024 恒美微站 hmyw.cn 版权所有 | 京 ICP 备 12345678 号