开关电源电路设计实战：9个实例详解拓扑选型、环路补偿与PCB布局

开关电源电路设计这东西最难的不是画原理图而是每个引脚、每个元件值背后都有取舍。这几年调过的板子从几瓦的小反激适配器到板级 DC-DC再到给高精度 ADC/DAC 供电的电源链路踩坑无数。我把其中最有代表性的 9 个电路设计实例整理出来覆盖拓扑选型、反激 RCD 吸收、VCC 供电原理、打嗝故障、MOS 尖峰、Buck/Boost 参数计算、环路补偿、PCB 布局以及 ADC/DAC 电源噪声处理。这些实例不是按教科书顺序讲的而是按一个硬件电路设计项目里最容易翻车的时间线来讲。适合刚接触开关电源的硬件工程师、做嵌入式系统但被电源问题坑过的人以及想系统把电源设计整个流程串起来的朋友。所有参数都来自实际打样调试可以直接拿去当起点但我也尽量把背后的逻辑讲透——换一组输入输出条件照抄参数基本上会翻车。1. 选型先行9 个实例背后的拓扑逻辑与设计思路1.1 先想清楚再做拓扑选型的四个硬指标画原理图之前先回答四个问题输入电压范围是多少输出功率需要多少隔离还是不隔离要求几路输出、成本体积预算多少。这四个答案基本就把拓扑定死了。功率和隔离这两条是主导因素。5W 到 75W、宽压输入、要隔离反激最划算。反激变压器的本质是耦合电感它在开关管导通时储能关断时向次级释放能量所以反激拓扑本质上就是带隔离变压器的 Buck-Boost。75W 到 300W 的单路输出隔离电源正激或者双管正激更合适因为正激变压器的角色主要是能量传递而非能量存储次级必须有独立的续流电感磁复位电路也要单独考虑。板级常用的 24V 转 3.3V、24V 转 12V 这类非隔离降压功率从几百毫瓦到几十瓦直接选同步 Buck效率和体积都占优。需要把较低电压升上去比如 12V 升 24V或者给 PFC 前级灌能量Boost 是绕不开的结构。很多人选型先看“哪家芯片便宜”我却建议先看功率级拓扑。拓扑错了后面的控制环路、磁元件、PCB 布局全是白做。一个 60W 的适配器你用正激去搭变压器体积不一定比反激小磁复位电路还更复杂成本上没有任何优势反过来一个 100W 的辅助电源用单管反激去硬扛MOS 电压应力、变压器温升和输出纹波都会让你调得很痛苦。正激设计里还有一个容易忽略的坑就是磁芯损耗。很多人直接套正弦波损耗公式来估算但开关电源里的磁通波形是方波或三角波摆动正确方法是查磁材厂商提供的损耗曲线。工程上一般用近似式P_core k × f^x × ΔB^y × V_e其中磁通摆幅 ΔB 的影响非常大。我遇到过一个实际案例占空比放宽一点磁通摆幅从 0.2T 降到 0.1T磁芯温度直接降了二十多摄氏度损耗降低远不止一半。所以正激、反激调试中发现变压器莫名偏热先别急着加粗线径把 ΔB 降下来往往见效更快。1.2 9 个实例是怎么凑出来的这 9 个实例对应一个电源项目从需求到量产会踩的九道坎反激 RCD 吸收电路的参数调法解决 MOS 关断尖峰过高和 RCD 二极管发热问题。OB2273 反激电源里 VCC 供电为什么堆了一堆三极管解决辅助绕组电压不稳和芯片供电问题。UC3842B 打嗝故障排查实录解决“一上电就吱吱叫、输出反复跳变”的问题。MOS 管开通瞬间的尖峰毛刺抑制把示波器上那撮“毛”变成可控参数。Buck 降压电路 24V 转 3.3V 的完整参数计算大压差、小占空比场合的注意点。Boost 升压电路 12V 升 24V 的实战设计顺带讲清楚右半平面零点为什么讨厌。误差放大器与 TL431光耦反馈环路实例解决动态响应差、振荡、带载掉压。ADC/DAC 电路设计里规避时钟抖动与电源噪声的 3 个 PCB 布局要点。正激变换器设计要点与磁芯损耗计算解决中功率隔离电源的磁元件发热。这几个方向不是随便凑的。第 1 到第 4 个属于功率级硬伤几乎每个反激电源新手都会碰到第 5、6 个是板级电源最常见的两种拓扑第 7 个是电源能不能稳定工作的“大脑”第 8 个是开关电源旁边躺着高精度模拟电路时的必修课第 9 个属于中功率隔离设计进阶。你会发现这 9 个问题分别落在拓扑选择、原理图设计、PCB 布局、调试排查四个阶段正好覆盖一个电源项目的完整生命周期。2. 反激设计三连RCD吸收、VCC供电、尖峰毛刺2.1 RCD吸收电路参数不是查表是先算后用示波器校正反激变换器绕不开的问题是漏感。变压器初级和次级不可能做到 100% 耦合总有一部分磁链只匝链初级绕组等效为在初级绕组上串联了一个小电感这就是漏感 Lleak。MOS 关断时初级电流被切断漏感里的能量 0.5 × Lleak × Ipk² 无处释放只能对 MOS 的寄生电容充电在 Vds 上形成一个很尖的电压过冲。这个过冲叠加在输入电压和反射电压 VR 之上如果不处理MOS 耐压很快就超了。RCD 吸收的作用就是给漏感能量提供一个受控的泄放路径。关断瞬间漏感电流优先给吸收电容 C 充电C 的电压从反射电压 VR 往上抬当漏感能量放完之后吸收二极管自然截止C 储存的能量再通过并联电阻 R 慢慢放掉。这样 MOS 的 Vds 尖峰就被钳制在一个可控的电压附近代价是这部分漏感能量变成了热量。参数怎么起步我的做法分四步。第一步先量漏感。次级绕组短路用 LCR 表从初级侧测电感测出来的残余电感就是折算到初级的漏感。第二步用电流探头测正常工作时的初级峰值电流 Ipk不要全靠公式估公式估出来的和实际差很远。第三步定吸收容量。小功率反激C 通常从 10nF 起步R 从几十千欧到几百千欧起步目标是把 Vds 尖峰钳在反射电压的 1.3~1.6 倍左右同时给 MOS 耐压留 20% 以上的裕量。第四步示波器直接抓 MOS 的 DS 波形边看边调 R。R 太大C 放电慢下一周期吸收电容上还带着残压吸收效果变差尖峰升高R 太小钳位电压被压得过低损耗明显变大效率下降。这就是“RCD 改大还是改小”问题的本质所谓的吸收强度必须在“尖峰够低”和“损耗够小”之间取平衡。至于传导或辐射超限时 RCD 怎么调先看你超限的频率点。如果超标频段集中在开关频率的基波或低次谐波那多半是输入 π 滤波、功率环路面积、甚至 Y 电容的问题硬调 RCD 收效甚微。如果超标频率在高频振荡频段比如 30MHz 以上可以通过适当加强吸收减小 R、加大 C把振铃压下去但注意不能调过头否则电流脉冲的 di/dt 变大反而把整个频谱抬高。动手调之前先接上频谱仪或者至少用示波器的 FFT 看一下超标频段。还有一个常见故障RCD 吸收二极管温度高。我的排查顺序是先看是不是拿普通整流管当吸收二极管用了。普通 1N4007 反向恢复时间太长每次关断都处于硬换流状态发热很正常换成超快恢复管 FR107 或 UF4007问题立刻缓解。然后看吸收电容 C 是不是取得太大C 越大每个周期吸收的能量越多发热自然上来。最后测一次漏感如果漏感本身就偏大导致吸收功率超预算那就得去和变压器厂商谈绕线工艺了光换管子治标不治本。2.2 OB2273 的 VCC 为何要堆三极管不少人在反激电源原理图里看到 VCC 供电电路就懵了一个芯片供电而已为什么三极管、稳压管、好几个电阻搞成一团尤其 OB2273 这类电流模式控制芯片典型应用图里 VCC 网络经常挂着两三个三极管。原因很简单辅助绕组电压不稳而芯片需要的 VCC 电压必须稳定且不能超压。反激电源的辅助绕组本质上是变压器的第三绕组输出跟随主输出母线变化而输入电压变化也会直接影响辅助绕组电压。比如输入从 90V 变到 264V辅助绕组整流后的电压可能从 9V 跳到 35V。芯片的 VCC 启动阈值和正常工作电压可能只有 16V 上下直接接的话要么启动不了要么过压损坏。用电阻分压加稳压管压差大的时候损耗高所以工程上常用三极管搭一个简单的线性稳压器辅助绕组整流电压进来三极管工作在射极跟随器状态发射极输出电压由基极稳压管钳位输出大致等于稳压管的稳压值减去一个 Vbe。有些电路会再挂一只三极管做更高一级的保护或切换作用比如启动后把高压启动电阻回路切断降低待机功耗或者在 VCC 电压异常偏高时把三极管导通将多余的电流旁路掉等效实现了低成本过压保护。所以才会有“VCC 供电为什么这么多三极管”的疑问。搞清楚了再看图就顺了第一颗三极管是稳压器第二颗是辅助保护或切换开关其他电阻电容基本都是围绕这几个功能展开的。实际调试时要注意这种线性稳压器在小电流几十毫安级下没问题但前提是辅助绕组设计要留足电压余量。轻载时如果辅助绕组电压跌落到稳压值以下三极管会进入饱和甚至截止VCC 又回到靠启动电阻维持的状态芯片就容易打嗝。所以辅助绕组匝数宁多勿少多了有稳压管和三极管接管少了可就没得救。2.3 MOS 开关尖峰毛刺把“玄学”变成可计算的工程问题“为什么我的 MOS 打开瞬间有这么大的尖峰毛刺”这个问题被问了太多次。其实开通过程的毛刺和关断过程的尖峰来源是两码事。关断尖峰主要是漏感能量打向寄生电容上一节已经用 RCD 处理开通毛刺主要来自 di/dt 和寄生电感之间的相互作用。MOS 从截止到完全导通电流上升速度很快。源极引线电感包括封装的键合线和 PCB 走线电感上会产生一个 L × di/dt 的压降这个压降会抬高源极电位等效于让 Vgs 被拉低严重时会让管子误关断一次于是 Vds 上出现一个“先降后升再降”的毛刺振铃。栅极驱动回路也一样如果门极走线长、回路面积大寄生电感和栅极电容谐振Vgs 波形上会出现高频振铃可能直接威胁栅氧化层。处理手段按优先级排第一优先是板级把功率回路的闭合面积做到最小特别是输入电容到 MOS 漏极、MOS 源极到输入电容地这一小段环路。面积越小毛刺越小。第二优先是栅极驱动驱动电阻从 10Ω 开始试。我一般试 10Ω、22Ω、47Ω 三档找到振铃和开关损耗的平衡点也可以串一颗磁珠吸收高频振铃。第三是吸收在 MOS 的 DS 之间并联 RC snubberR 取 10Ω~33ΩC 取几百皮法到 1nF。注意这个吸收本身会带来开关损耗C 每加大一倍损耗基本翻倍别一上来就猛加。这里有一个常见误区很多人削尖峰只知道加 RC snubber结果损耗大增电源效率掉下来。我建议先量尖峰的振荡频率用示波器 FFT 看一下是几十兆赫兹还是上百兆赫兹再去判断是环路面积问题、栅极驱动问题还是二极管反向恢复问题。振荡频率高到接近 100MHz多半是环路电感在作怪这时修 PCB 比加吸收管用得多。3. 实例拆解UC3842B 打嗝故障排查实录3.1 打嗝波形与现场工况一次手头一台 15W 反激样机上电以后输出起不来在 1V~2V 之间来回跳变压器发出“吱吱”的叫声。万用表量 7 脚 VCC发现电压在 10V 到 14V 之间浮动但表测出来是平均值看不出本质。接上示波器DC 耦合探头直接点在 UC3842B 的 7 脚和地之间波形是一条锯齿波从 10V 慢慢爬到 16V一到 16V 芯片开始工作VCC 立刻被拉低到 10V 附近然后芯片因欠压锁定关闭如此往复。这就是典型的 VCC 打嗝芯片根本没能在正常电压区间建立起稳定的工作状态。3.2 一步步排除从 VCC 到 CS 逐个验证先断开输出端负载只留假负载情况没变说明不是输出过流引起的保护。接着查辅助绕组整流二极管补焊后上电打嗝消失。后来拆下来看二极管焊盘虚焊接触电阻很大芯片一工作辅助绕组供上来的电流在虚焊点产生明显压降VCC 撑不住立刻跌回欠压阈值。这提醒我以后查 VCC 打嗝先动烙铁补焊一遍辅助绕组的整流管、VCC 电容和芯片供电引脚。如果补焊后还不行下一个重点看 CS 引脚。UC3842B 是电流模式控制CS 引脚电压超过 1V 会触发过流保护。打嗝故障里很多是采样电阻选得太大或者 CS 走线太靠近开关管开关噪声耦合进来导致保护误触发。我会先用示波器抓 CS 波形看峰值是不是在保护阈值边缘晃动。如果是把电流采样电阻稍微调小或者用开尔文接法把 CS 反馈线直接引到采样电阻两端不要在铜皮上中间抽头。输出二极管短路、变压器饱和也会让 CS 持续过流。这种情况的特点是空载正常、满载打嗝排查顺序是优先怀疑功率级和采样。打嗝问题有一条原则永远不要只看万用表要上示波器同时抓 VCC、GATE、CS、输出四个点定位到底是哪一段保护先动作。保护本身没有错错的是它被误触发。3.3 常见打嗝原因与排查顺序现象常见原因排查方向VCC 呈锯齿波反复启动VCC 电容失效、辅助绕组虚焊、辅助绕组电压不足补焊整流管换 VCC 电容测辅助绕组空载电压空载正常、满载打嗝电流采样电阻偏大、变压器饱和、过流保护误触发抓 CS 波形测输入电流检查磁芯是否饱和输出短路时打嗝属于正常的过流保护动作排查短路点确认保护限流点是否符合设计反馈环路断开时失控光耦不导通、TL431 损坏测光耦 CTRTL431 参考脚电压看输出是否超调启动电阻阻值太大启动电流不足VCC 爬不上去减小启动电阻或改用有源启动电路这个表基本能覆盖 90% 的“上电吱吱叫”问题。剩下 10% 是芯片本身不良、老化电容 ESR 增大这类离散性问题只能靠波形和替换法硬查。4. Buck 与 Boost降压和升压的实战设计4.1 Buck 降压电路24V 转 12V 和 3.3V 有什么区别板级电源里 Buck 是出现频率最高的拓扑24V 转 12V、24V 转 3.3V 基本每块板都会遇到。设计流程看似一样但这两个例子踩的坑完全不是一回事。先说 24V 转 3.3V、2A 输出。占空比 D ≈ Vout/Vin 3.3/24 ≈ 0.14这是非常小的占空比意味着高边管子每个周期里导通时间非常短。选芯片时要注意最小可控导通时间这个参数如果芯片做不到那么窄的脉冲负载轻一点就会进入跳跃模式输出纹波变大。电感设计按 30% 纹波系数算取开关频率 500kHzL (Vin-Vout) × D / (r × Iout × fsw) (20.7 × 0.14) / (0.3 × 2 × 500k) ≈ 9.5uH工程上取 10uH。输出峰值电流 Ipk Iout 0.5 × ΔI ≈ 2.2A所以电感饱和电流至少要留 1.2 倍裕量我一般选 3A 以上。24V 转 12V 就轻松很多占空比约 0.5电压应力和电流应力适中重点反而是控制环路。因为占空比接近 0.5CCM 模式下的平均电感电流等于输出电流设计相对直白。真正容易翻车的是负载突变时的瞬态响应——12V 供到电机、继电器这类负载瞬间电流可能从 0.1A 跳到 2A如果环路带宽不够输出电压会掉到保护阈值以下。所以 Buck 设计里“计算电感”只是入门调补偿网络才是花时间的地方。输入输出电容别偷懒。输入电容要承受较大的 RMS 纹波电流24V 转 3.3V 时 I_rms ≈ Iout × sqrt(D × (1-D)) 2 × sqrt(0.14 × 0.86) ≈ 0.98A至少用两颗并联分摊。输出电容主要决定纹波和环路性能低 ESR 的聚合物电容或 MLCC 在开关电源里比普通电解电容好用得多。耐压方面24V 输入下芯片或 MOS 的耐压要选 40V 以上开关尖峰一叠加30V 的管子会让人提心吊胆。4.2 Boost 升压电路12V 升 24V 的实战计算Boost 拓扑用在 12V 升 24V 这类场景。CCM 模式下的理想占空比 D 1 - Vin/Vout 0.5实际因为有二极管压降和电感损耗会稍微大于 0.5。电感计算和 Buck 类似。按输出 24V、1A效率按 90% 估输入平均电流 I_in Pout / (η × Vin) 24 / (0.9 × 12) ≈ 2.22A。取 30% 纹波ΔI ≈ 0.67A开关频率 100kHzL Vin × D / (ΔI × fsw) 12 × 0.5 / (0.67 × 100k) ≈ 89uH工程上取 100uH。注意 Boost 电路里电感电流是输入侧连续而输出侧不连续输出电容要承受较大的脉冲电流所以它的 RMS 电流能力比 Buck 更吃紧容量也要给足。Boost 有一个让很多人头痛的特性CCM 模式下存在右半平面零点RHPZ。简单理解负载突然变大时功率管为了输送更多能量会先拉长导通时间但这又压缩了续流时间输出电压反而先掉一下再回升。这个“先反方向再正方向”的动态行为让环路补偿很难做带宽不能取太高一般只能做到 RHPZ 频率的 1/3 以下。RHPZ 频率估算公式f_rhpz ≈ Vout × (1-D)² / (2π × L × Iout)。按刚才的参数代入大约是 9.5kHz所以这个电路的穿越频率最好压在 3kHz 左右否则瞬态响应很容易振荡。很多 Boost 一加载就啸叫、输出低频振荡多半就是环路带宽推太高了。小功率升压很多用非同步结构因为低侧开关管容易自举驱动成本低。续流二极管必须用肖特基反向恢复快而且压降低不然效率很难看。二极管耐压按输出电压留裕量24V 输出至少选 40V 以上的管子。4.3 关键元件选型速查项目Buck 24V→3.3V / 2ABoost 12V→24V / 1A开关频率500kHz100kHz占空比约 0.14约 0.5电感量10uH100uH电感饱和电流≥3A≥3A输入电容至少两颗并联RMS 约 1A按输入纹波和 RMS 核算输出电容低 ESR按瞬态需求容量和 RMS 电流要留足主要难点最小可控脉宽、环路带宽右半平面零点限制带宽这表不是让你照着买而是让你知道哪些参数是必须先算出来的。很多人上来就问“100uH 够吗”我的回答是你得先告诉我输入输出电压、电流、开关频率否则这个问题没有答案。电源设计里的“参数感”就是这样慢慢建立的。5. 控制环路与误差放大器电源动态性能的真正核心5.1 误差放大器与补偿网络开关电源的环路可以简化成三部分分压采样、误差放大、PWM 调制。误差放大器把输出电压与基准的差值放大后去控制占空比。放大器周围的补偿网络决定了整个环路在不同频率下的增益和相位这是电源能不能稳定、瞬态响应好不好的关键。很多人对着补偿公式头疼我先给一个非数学的理解。功率级在低频段像一个“慢半拍”的放大器尤其在电压模式 Buck 里LC 滤波器会造成一个双重极点相位在靠近谐振频率时会急剧下降误差放大器加补偿网络的目的就是“矫相位”在功率级掉相位的地方补上零点在不希望有增益的地方加上极点。常见的补偿网络分三型I 型只有一个电容增益很高但带宽很窄适合对动态没什么要求、只要稳定的场合II 型加了一个零点和极点电流模式控制的 Buck、反激基本够用III 型再多一个零点一个极点主要服务电压模式控制下带 LC 双极点的功率级。看到电路图里一堆电阻电容别慌先确认控制模式再判断用几型补偿思路就清晰了。前几年我调一个电压模式 Buck负载阶跃时输出电压振铃不停随手复制了一份网上所谓“通用”的 III 型补偿参数结果越调越糟。后来老老实实算出 LC 谐振频率把补偿零点放在谐振频率附近、补偿极点放在 ESR 零点附近相位裕度才回到 60°。所以说补偿参数没有“通用”只有“匹配”。5.2 TL431光耦反馈实例反激电源最常用的反馈方案就是 TL431光耦。输出电压经过分压电阻送到 TL431 的参考端输出电压升高时 TL431 阴极电流增大流过光耦二极管的电流跟着增大初级侧 COMP 脚被拉低占空比下降输出回落。误差放大器在这里往往就是芯片内部的运放TL431 负责把输出电压误差变成光耦电流两者合起来完成反馈。调试经验先把光耦静态工作点调对。常见毛病是光耦 CTR 离散性大换一只管子环路特性就变所以批量生产时光耦型号和 CTR 档位一定要固定。补偿网络一般放在 TL431 的阴极和参考端之间也就是并联一个电阻和一个电容串联电阻影响增益电容引入零点。我通常从 R 2.2kΩ~10kΩ、C 1nF~100nF 起步然后把电子负载设在 1A 和 2A 之间阶跃看输出波形的振铃情况。振铃超过三个周期说明相位裕度不够把 C 调大降带宽输出掉压太深说明带宽不够适当减小 C 或减小 R。电源环路调试是个“先稳后快”的过程先保证不管怎么阶跃都不振荡再逐步提高响应速度。别一上来就追求高带宽电源振荡起来的故障可比响应慢难查得多。5.3 环路稳定性怎么验证没有环路分析仪也没关系最实用的验证办法是负载阶跃响应。电子负载设 CC 模式从 50% 负载跳到 100%示波器抓输出电压波形。稳定的环路会有一个下冲然后快速恢复振荡次数不超过 1~2 个周期相位裕度不足时恢复过程会出现明显持续振铃环路不稳时振幅会越来越大。能扫频的话更好用环路分析仪看 0dB 穿越频率和相位裕度推荐穿越频率设为开关频率的 1/10 到 1/5相位裕度至少 45°最好到 60°。这里有一个小细节板上测环路时示波器探头要用短地针别用长地线夹。否则你测出来的振荡可能只是测量回路的寄生电感在振荡你会被自己误导。6. PCB 布局实战开关电源噪声与 ADC/DAC 接口的博弈6.1 功率回路面积噪声的源头控制开关电源的电磁干扰源头不是某个元件而是 di/dt 电流流过的环路。MOS 开关的每一个动作都让输入电容、MOS、变压器或电感构成的功率回路里产生剧烈变化的电流回路面积越大对外辐射越强。所以开关电源 PCB 布局的第一原则是功率回路面积做到最小。反激式开关电源 PCB 布局里最容易犯的错是把输入电容放得离 MOS 很远中间隔了一堆走线。这个输入回路里有高频脉冲电流走线越长寄生电感越大Vds 尖峰和辐射就越大。我的做法是输入电容紧贴 MOS 漏极或变压器初级一端MOS 源极直接回到输入电容地让这个环路控制在一个很小的范围内。其次是开关节点MOS 漏极、变压器初级节点的铜皮不要设计成又大又长的条状能满足载流和散热就行开关节点是辐射超标的重要源头。还有一点功率地和控制地从芯片地引脚处单点汇合不要让大电流控制回路的噪声灌进功率地铜皮。很多芯片抗干扰差不是芯片本身不行而是芯片地引脚被功率电流污染了。6.2 ADC/DAC 供电与时钟抖动3 个 PCB 布局要点当开关电源旁边躺着高精度 ADC 或 DAC 时电源噪声和时钟抖动对信噪比的影响会被放大。这里分享三个经过验证的 PCB 布局要点。第一个要点时钟源尽量靠近 ADC/DAC 的时钟引脚走线短、包地、不要跨分割。时钟信号抖动会直接变成采样相位噪声即使电源很干净时钟抖动也能毁掉 SNR。如果同步时钟走线离开关电源的开关节点头顶或邻近区域太近辐射耦合会让时钟边沿叠加毛刺这个后期用滤波很难补救。第二个要点模拟电源要从 DC-DC 输出后面经过“磁珠LDO”之后再接入模拟区。开关电源的纹波一般在几十毫伏到几百毫伏ADC 的电源噪声要求往往在几毫伏以内。LDO 负责稳压降噪磁珠负责吸收高频开关尖峰。两级之间用 10uF 0.1uF 去耦按负载分布放置。第三个要点ADC 芯片下方和模拟走线下方不要铺开关电源的功率走线更要避开开关节点。很多板子看上去地平面很完整结果 ADC 的模拟输入信号线刚好从反激变压器的正下方穿越变压器漏磁场在走线上感应的噪声直接灌进放大器。这个问题在原理图上完全看不出来只有实测 SNR 时才会暴露。6.3 地平面分割不是万能的很多资料教你把模拟地和数字地一刀切开再用磁珠或 0R 电阻连接。这个做法在开关电源和高精度模拟电路混合的板子上要非常谨慎。问题在于如果信号线穿过地平面缝隙它就得绕远路回流回流路径面积被拉大反而成了天线噪声比不分割还严重。更稳妥的做法是完整地平面配合分区布局。把敏感的模拟电路、ADC/DAC、时钟源集中在一个区域内数字电路、开关电源放在另一侧中间用完整的地平面承担回流不硬切地。如果确有必要分割那么所有跨分割的信号线必须严格避免或者用桥接电容来提供回流路径。以我的经验混合信号板的地平面问题八成不是“割不割”的问题而是“回流路径面积大不大”的问题。7. 常见问题速查与设计自检清单7.1 故障现象到处理对策的速查表现象可能原因处理动作上电炸 MOS输入浪涌、变压器饱和、占空比失控检查软启动更换饱和电流余量更大的磁元件验证反馈环路输出纹波偏大输出电容 ESR 高、环路带宽不足、DCM/CCM 切换换低 ESR 电容调补偿减少跳跃模式时间RCD 二极管温度高吸收强度偏大、二极管恢复慢、漏感大换超快恢复管减小 C控制变压器漏感MOS 开通尖峰大栅极回路面积大、源极寄生电感大、驱动电阻太小缩短栅极回路串磁珠增大栅极电阻带载输出电压跌落电感饱和、输入限流、反馈误差大看电流波形确认饱和检查输入电压跌落复查分压电阻可控硅误触发触发电流不足、dv/dt 过大提高触发电流加 RC 吸收改用强触发驱动可控硅电路设计在这里单独提一下触发电路要保证触发电流超过门极触发电流维持电流要大于负载电流。感性负载关断时的高 dv/dt 容易让可控硅误开通所以要在阴阳极之间加 RC 吸收或者选用 dv/dt 耐受能力更高的器件。7.2 打样前的最终 checklist画完原理图、画完板发出去打样之前我会把下面几项过一遍功率回路的闭合面积是否最小开关节点周围是否避开了敏感信号。芯片的 VCC 去耦电容有没有紧贴芯片引脚辅助绕组整流管焊盘是否足够大。反馈分压电阻有没有靠近 TL431光耦的走线有没有远离电感和开关管。电流采样走线是不是开尔文接法是否直接从采样电阻两端取样。ADC/DAC 区域的时钟线和模拟电源线有没有被数字开关信号或开关电源功率走线横穿。所有功率器件和磁性元件的散热路径够不够温升估算留了多少裕量。这套流程过完能挡掉八成以上的首发翻车。这些年调电源下来我最大的体会是示波器比万用表诚实得多波形比对着一堆理论猜参数有用得多。每次调完一台电源我会在原理图上顺手记下三行字实测 Vds 最高值、VCC 启动波形特征、环路相位裕度。下次改板再遇到类似现象翻一下记录比重新折腾半天快得多。最后再分享一个小习惯示波器探头勾 MOS 的 D 极测 Vds 时一定要把探头的接地夹拆掉用弹簧地针直接点在旁边的地铜皮上否则你量到的尖峰有一半是测量回路自己引入的。电源设计没有玄学把寄生参数和测量手段搞清楚问题基本都能追到根上。