TMS320F28335 EPWM与eCAP模块实战：精准波形控制与捕获技术详解

TMS320F28335 EPWM与eCAP模块实战：精准波形控制与捕获技术详解

发布时间：2026/9/2 5:22:27
TMS320F28335 EPWM与eCAP模块实战：精准波形控制与捕获技术详解 简介本资源是面向嵌入式控制系统开发者的TMS320F28335 DSP实战代码包聚焦PWM波形生成与输入捕获CAP两大核心功能适用于电机驱动、电源管理及工业实时控制等应用场景特别适合已掌握C28x基础并需深入理解外设寄存器配置的中级开发者。压缩包共74个文件含11个C源码如cap.c、Example_EPwmSetup.c、30个头文件涵盖EPwm.h、ECap.h等关键外设定义、14个目标文件及配套链接命令文件.cmd、工程配置.pjt/.paf2和调试符号文件.map/.out完整覆盖从初始化、定时器配置、死区设置、占空比调节到捕获边沿检测与中断响应的全流程实现。资源大小648KB结构清晰模块分离度高便于按功能拆解学习与移植。目前已有158人下载学习可直接导入CCS环境编译运行附带详尽的寄存器级注释与典型参数配置范例显著降低PWM/CAP功能调试门槛。1. 项目概述从“PWM-CAP.zip”看28335的波形控制与捕获最近在整理老项目的代码库翻出来一个名为“PWM-CAP.zip”的压缩包一看就知道是当年做电机控制或者电源项目时基于TI的TMS320F28335这颗经典DSP留下的“遗产”。这个标题虽然简单但信息量很足“PWM波生成”和“CAP”直接点明了核心——利用28335的增强型脉宽调制模块和捕获模块实现信号的产生与测量。这几乎是所有电力电子、电机驱动、数字电源工程师的入门必修课。如果你正在学习28335或者被项目中如何精准产生PWM、如何准确测量外部信号频率占空比这些问题困扰那这个“压缩包”里藏着的思路和代码细节或许能给你提供一个非常扎实的参考模板。这不是一个简单的例程搬运而是结合了实际工程中稳定性、精度和灵活性的综合设计。2. 核心模块解析EPwm与eCAP的协同工作原理2.1 TMS320F28335的EPwm模块深度剖析TMS320F28335的增强型PWM模块是其核心外设之一功能强大且配置灵活。它远不止是简单地输出高低电平。一个完整的EPwm模块包含几个关键子模块时基模块、计数比较模块、动作限定模块、死区模块、PWM斩波模块和事件触发模块。时基模块的核心是一个计数器它决定了PWM的载波频率。计数模式有向上计数、向下计数和上下对称计数三种。对于电机控制和全桥变换器上下对称计数模式最为常用因为它能产生中心对称的PWM波有利于减少谐波。计数器的周期值决定了PWM的频率计算公式为PWM频率 CPU时钟频率 / (时基周期 * 2)对称模式。这里有个关键点28335的CPU时钟频率经过PLL倍频后通常能达到150MHz这意味着在追求高开关频率的应用中你需要仔细计算周期值避免溢出或精度不足。计数比较模块是产生不同占空比的关键。每个EPwm模块通常有CMPA和CMPB两个比较寄存器。当时基计数器的值与CMPA/CMPB的值匹配时就会触发动作限定模块改变输出引脚EPWMxA/EPWMxB的电平状态。通过动态修改CMPA和CMPB的值我们就能实时调整PWM的占空比。动作限定模块可以独立配置匹配事件发生时输出是高电平有效、低电平有效还是翻转这为生成互补、带死区的PWM对提供了基础。死区模块对于桥式电路至关重要。它可以在互补的PWM信号对中插入可编程的死区时间防止上下桥臂直通短路。死区时间通常以系统时钟周期为单位进行配置需要根据功率器件的开关特性如IGBT、MOSFET的开启/关断延迟来精确计算。注意在配置死区时务必结合数据手册和实际测试。死区时间过短可能导致桥臂直通烧毁器件死区时间过长则会降低输出电压利用率增加谐波。通常需要通过示波器实际观测来最终确认。2.2 eCAP模块的捕获机制与精度保障如果说EPwm是“指挥官”负责发出精确的指令那么eCAP就是“侦察兵”负责精确地测量外部世界的信号。28335的增强型捕获模块功能同样强大。它可以在检测到输入捕获引脚上特定的边沿事件时快速记录下时基计数器的当前值从而计算出信号的周期和脉冲宽度。eCAP模块通常拥有多个捕获寄存器和一个专用的影子寄存器。其工作流程是配置捕获模式如上升沿、下降沿、或两者皆捕获- 使能捕获 - 当指定边沿到来时硬件自动将当前APWM模块的时基计数器值锁存到捕获寄存器并产生中断。在中断服务程序中读取本次和上一次的捕获值差值即为两个边沿之间的时间间隔。对于测量PWM通常采用“上升沿捕获周期下降沿捕获高电平脉宽”的模式。这里的关键在于精度和抗干扰。eCAP的时基可以独立选择既可以使用内部APWM的计数器也可以使用外部时钟源这为高精度测量提供了可能。为了提高抗干扰能力eCAP模块通常还内置了数字滤波器可以编程设定需要连续多少个采样时钟的稳定电平才被认为是一个有效的边沿这能有效滤除毛刺。在实际项目中捕获测量常常用于无刷直流电机的霍尔传感器信号解码、交流电压的频率相位检测、编码器脉冲计数等。它的精度直接影响到整个控制系统的性能。例如在伺服系统中通过eCAP精确测量编码器脉冲间隔可以计算出更准确的速度和位置信息。3. 系统设计与工程实现要点3.1 硬件连接与信号调理电路设计在将28335的PWM输出和捕获输入连接到外部功率电路或传感器之前信号调理电路是确保系统稳定可靠的第一道防线。这部分常常被新手忽略但却能避免大部分莫名其妙的故障。对于PWM输出尤其是驱动功率开关管时直接使用DSP的GPIO引脚驱动能力是远远不够的。通常需要经过栅极驱动器进行电平转换和功率放大。常用的驱动芯片如IR2110、IR2184等。在设计驱动电路时需要关注几个参数驱动电压如15V/-8V用于IGBT、驱动电流峰值、传播延迟以及共模瞬态抗扰度。此外在驱动器与DSP引脚之间通常需要串联一个几十欧姆的电阻用于限制电流和减缓边沿速率减少EMI。并联一个肖特基二极管到地可以防止负压或过冲损坏DSP引脚。对于捕获输入信号同样需要调理。如果捕获的是霍尔传感器或光电编码器的信号这些信号可能带有长线引入的噪声或者电平不匹配。一个典型的调理电路包括RC低通滤波滤除高频噪声、施密特触发器对信号进行整形消除抖动如使用74HC14、以及电平转换电路如使用光耦TLP281进行隔离防止高压窜入。特别是对于工作在强电磁干扰环境下的电机系统对捕获信号进行光耦隔离是提高系统鲁棒性的常见做法。实操心得在PCB布局时PWM驱动信号走线要尽量短而粗远离模拟小信号线。驱动器的电源去耦电容通常是一个10uF的钽电容并联一个100nF的陶瓷电容必须尽可能靠近驱动器电源引脚放置这是保证驱动波形干净、开关动作干脆利落的关键。3.2 软件架构与中断服务程序设计一个稳健的PWM-CAP应用软件架构通常采用“后台循环 前台中断”的模式。后台主循环负责状态监控、通信、非实时性任务调度和高级算法如速度环、电流环的PI计算。而前台中断则负责高实时性要求的精确时序操作。EPwm的中断设计EPwm模块可以配置在多种事件下产生中断如计数器等于零、等于周期值、或等于比较匹配值。在电机FOC控制中通常将ADC采样触发、PWM占空比更新与这些中断事件精密同步。例如配置在计数器等于零时产生中断在中断服务程序中读取最新的电流采样值执行Clarke、Park变换和PI调节器运算计算出新的电压矢量再转换为新的CMPA/CMPB值并更新影子寄存器。这样能确保每个PWM周期开始时占空比都已根据最新的反馈信息完成更新实现最小的控制延迟。eCAP的中断设计eCAP中断发生在捕获事件发生时。中断服务程序要尽可能短小精悍。通常只做三件事1读取当前的捕获寄存器值2与上一次的值做差计算出周期或脉宽3将本次值存储为“上一次值”以便下次计算。复杂的计算如转速换算、位置估算应放到后台循环中。为了避免丢失高速脉冲需要确保中断服务程序的执行时间远小于可能的最小脉冲间隔。如果测量频率很高可以考虑使用DMA直接将捕获值搬运到内存中再由后台程序处理进一步减轻CPU负担。全局变量的保护中断服务程序和主循环之间通过全局变量共享数据如测得的频率、占空比。为了防止读写冲突在读写这些共享变量时需要临时关中断或使用信号量等机制进行保护。一个简单的做法是在主循环中读取前先关闭eCAP中断读完后再打开。4. 关键代码实现与配置详解4.1 EPwm模块的初始化与动态控制下面我们以一个生成一对带死区互补PWM的典型配置为例拆解关键代码。假设我们使用EPwm1模块希望生成一个频率为20kHz初始占空比为50%死区时间为500ns的互补PWM。首先进行初始化配置// 1. 配置时基模块 EPwm1Regs.TBCTL.bit.CTRMODE TB_COUNT_UPDOWN; // 上下对称计数模式 EPwm1Regs.TBCTL.bit.PHSEN TB_DISABLE; // 禁止相位加载 EPwm1Regs.TBCTL.bit.PRDLD TB_SHADOW; // 周期寄存器使用影子寄存器 EPwm1Regs.TBCTL.bit.SYNCOSEL TB_SYNC_DISABLE; // 禁止同步输出 EPwm1Regs.TBPRD SYSTEM_FREQ / (PWM_FREQ * 2); // 计算并设置周期值SYSTEM_FREQ为系统时钟频率 EPwm1Regs.TBPHS.half.TBPHS 0; // 相位寄存器清零 // 2. 配置比较模块 EPwm1Regs.CMPCTL.bit.SHDWAMODE CC_SHADOW; // CMPA使用影子寄存器 EPwm1Regs.CMPCTL.bit.SHDWBMODE CC_SHADOW; // CMPB使用影子寄存器 EPwm1Regs.CMPCTL.bit.LOADAMODE CC_CTR_ZERO; // 在计数器为零时加载CMPA影子寄存器 EPwm1Regs.CMPCTL.bit.LOADBMODE CC_CTR_ZERO; // 在计数器为零时加载CMPB影子寄存器 EPwm1Regs.CMPA.half.CMPA EPwm1Regs.TBPRD * 0.5; // 初始占空比50% EPwm1Regs.CMPB EPwm1Regs.TBPRd * 0.5; // 初始占空比50% // 3. 配置动作限定模块 // 设置当计数器等于CMPA且向上计数时EPWM1A输出高电平置1 EPwm1Regs.AQCTLA.bit.CAU AQ_SET; // 设置当计数器等于CMPA且向下计数时EPWM1A输出低电平清零 EPwm1Regs.AQCTLA.bit.CAD AQ_CLEAR; // 设置当计数器等于CMPB且向上计数时EPWM1B输出低电平 EPwm1Regs.AQCTLB.bit.CBU AQ_CLEAR; // 设置当计数器等于CMPB且向下计数时EPWM1B输出高电平 EPwm1Regs.AQCTLB.bit.CBD AQ_SET; // 4. 配置死区模块 EPwm1Regs.DBCTL.bit.OUT_MODE DB_FULL_ENABLE; // 使能上升沿和下降沿死区 EPwm1Regs.DBCTL.bit.POLSEL DB_ACTV_HIC; // 高电平互补模式 // 计算死区时间对应的时钟周期数。假设系统时钟150MHz500ns对应75个周期。 EPwm1Regs.DBRED DEAD_TIME_CYCLES; // 上升沿延迟 EPwm1Regs.DBFED DEAD_TIME_CYCLES; // 下降沿延迟 // 5. 使能PWM输出 EPwm1Regs.TZCTL.bit.TZA TZ_FORCE_HI; // 强制EPWM1A输出高根据实际硬件逻辑调整 EPwm1Regs.TZCTL.bit.TZB TZ_FORCE_LO; // 强制EPWM1B输出低 EPwm1Regs.TZCTL.bit.TZA TZ_NO_CHANGE; // 正常PWM输出解除强制 EPwm1Regs.TZCTL.bit.TZB TZ_NO_CHANGE;动态调整占空比时为了确保PWM波形的平滑必须在特定的安全时刻更新CMPA/CMPB的影子寄存器通常是在计数器为零时。在中断服务程序或主循环中可以这样更新// 假设new_duty是计算出的新占空比0.0 - 1.0 Uint16 new_cmpa_value (Uint16)(EPwm1Regs.TBPRD * new_duty); EPwm1Regs.CMPA.half.CMPA new_cmpa_value; // 写入影子寄存器会在下一个周期零点时生效4.2 eCAP模块的配置与频率占空比测量接下来配置eCAP1模块用于测量一个外部PWM信号的频率和占空比。我们采用连续捕获上升沿和下降沿的模式。// 1. 停止并初始化eCAP模块 ECap1Regs.ECCTL1.bit.CAPLDEN 0; // 禁止捕获加载 ECap1Regs.ECCTL1.bit.CNTRST 1; // 复位计数器 ECap1Regs.ECCTL2.bit.TSCTRSTOP 0; // 停止计数器 // 2. 配置捕获控制寄存器1 ECap1Regs.ECCTL1.bit.CAP1POL EC_RISING; // 捕获事件1为上升沿 ECap1Regs.ECCTL1.bit.CAP2POL EC_FALLING; // 捕获事件2为下降沿 ECap1Regs.ECCTL1.bit.CAP3POL EC_RISING; // 捕获事件3为上升沿 ECap1Regs.ECCTL1.bit.CAP4POL EC_FALLING; // 捕获事件4为下降沿 ECap1Regs.ECCTL1.bit.CTRRST1 EC_ABS_MODE; // 捕获事件1后计数器复位 ECap1Regs.ECCTL1.bit.CTRRST2 EC_DELTA_MODE; // 事件2后不复位 ECap1Regs.ECCTL1.bit.CTRRST3 EC_ABS_MODE; // 事件3后计数器复位 ECap1Regs.ECCTL1.bit.CTRRST4 EC_DELTA_MODE; // 事件4后不复位 // 3. 配置捕获控制寄存器2 ECap1Regs.ECCTL2.bit.CAP_APWM 0; // 设置为捕获模式 ECap1Regs.ECCTL2.bit.CONT_ONESHT EC_CONTINUOUS; // 连续捕获模式 ECap1Regs.ECCTL2.bit.SYNCI_EN 0; // 禁止外部同步输入 ECap1Regs.ECCTL2.bit.SYNCO_SEL EC_SYNCO_DIS; // 禁止同步输出 ECap1Regs.ECCTL2.bit.REARM 1; // 使能单次触发后重载 ECap1Regs.ECCTL2.bit.STOP_WRAP EC_EVENT4; // 捕获4个事件后停止或循环 // 4. 使能捕获加载和中断 ECap1Regs.ECCTL1.bit.CAPLDEN 1; // 使能捕获寄存器加载 ECap1Regs.ECEINT.bit.CEVT4 1; // 使能捕获事件4中断 ECap1Regs.ECEINT.bit.CEVT3 1; // 使能捕获事件3中断可选 // 5. 启动计数器 ECap1Regs.ECCTL2.bit.TSCTRSTOP 1; // 启动计数器在中断服务程序中计算频率和占空比interrupt void ecap1_isr(void) { volatile Uint32 temp1, temp2, period, pulse_width; // 读取捕获值。事件1和3是上升沿事件2和4是下降沿。 // 我们利用事件1上升沿和事件3下一个上升沿计算周期。 // 利用事件1上升沿和事件2紧随的下降沿计算高电平脉宽。 temp1 ECap1Regs.CAP1; // 第一个上升沿时间戳 temp2 ECap1Regs.CAP2; // 第一个下降沿时间戳 // 注意CAP1和CAP2是连续捕获的CAP2发生在CAP1之后。 // 计算高电平脉宽下降沿时间 - 上升沿时间 // 需要考虑计数器溢出的情况但eCAP的计数器是32位在常见PWM频率下不易溢出。 pulse_width temp2 - temp1; // 为了计算周期我们需要等待第二个上升沿事件3 // 通常我们在事件4中断中处理因为此时一个完整的“上升-下降-上升”周期已完成。 // 假设我们在CEVT4中断中 temp1 ECap1Regs.CAP1; // 第一个上升沿 temp2 ECap1Regs.CAP3; // 第二个上升沿事件3 period temp2 - temp1; // 周期 // 将时间戳转换为实际时间秒 // 假设eCAP计数器时钟为SYSCLKOUT (150MHz) float freq (float)SYS_CLK_FREQ / (float)period; float duty (float)pulse_width / (float)period * 100.0f; // 占空比百分比 // 将计算结果存入全局变量供主循环使用 g_measured_freq freq; g_measured_duty duty; // 清除中断标志重要 ECap1Regs.ECCLR.bit.CEVT4 1; ECap1Regs.ECCLR.bit.INT 1; PieCtrlRegs.PIEACK.all PIEACK_GROUP4; // 应答PIE中断 }5. 调试技巧与常见问题排查5.1 硬件调试示波器观测与信号完整性软件配置再好最终也要落实到硬件波形上。示波器是调试PWM和捕获系统最得力的工具。观测时要注意几个关键点PWM输出观测首先测量DSP引脚输出的PWM波形确认频率、占空比、电平3.3V是否正确。然后测量经过驱动芯片后的波形观察上升/下降沿是否陡峭有无振铃或过冲。最后测量功率管栅极波形确认驱动电压是否足够开关过程是否干净。带死区的互补PWM要使用双通道示波器放大观察死区时间段确认上下桥臂的驱动信号完全没有重叠。捕获输入信号观测测量进入DSP捕获引脚前的信号。确认信号幅度在DSP的输入电平容限内通常0-3.3V边沿干净无抖动。如果信号来自噪声环境观察RC滤波和施密特整形后的效果。可以使用示波器的触发和测量功能手动测量一下频率和占空比与DSP内部计算的结果进行对比这是验证捕获逻辑是否正确的最直接方法。地线连接示波器探头的接地夹一定要接在系统的“干净地”上最好是DSP的数字地或驱动芯片的电源地。错误的接地点可能会引入巨大的噪声导致观测到的波形失真。对于隔离系统要特别注意示波器地线的连接避免形成地环路。5.2 软件调试CCS断点、观察窗与实时变量在Code Composer Studio中软件调试同样有章可循。初始化验证在初始化函数结束后设置断点通过“Expressions”观察窗查看EPwm和eCAP相关寄存器的值是否与你的配置一致。特别是TBPRD、CMPA、CMPB、DBRED、DBFED等关键寄存器。中断调试在中断服务程序入口设置断点查看是否能正常进入。通过观察窗监控全局变量如计算出的频率、占空比的变化。注意频繁进入断点会影响实时性可能导致系统行为异常对于PWM中断这类高频中断更适合使用实时日志通过串口打印或CCS的实时变量刷新功能。实时变量与图形化工具CCS的“Graph”工具非常强大。可以将内存中的数组例如存储了连续捕获值的数组以时域波形的方式显示出来直观地看到信号的周期和脉宽变化。也可以将占空比指令值和反馈值做成曲线观察控制系统的跟踪性能。5.3 典型问题排查速查表在实际开发中你可能会遇到以下问题这里提供一个快速排查的思路现象可能原因排查步骤无PWM输出1. GPIO复用功能未配置为PWM模式。2. EPwm模块时钟未使能。3. 输出引脚被强制拉高/拉低TZ寄存器配置错误。4. 动作限定器配置错误输出始终为固定电平。1. 检查GPAMUX/GPBMUX寄存器。2. 检查PCLKCR0/1/3寄存器中对应EPwm模块的时钟使能位。3. 检查TZCTL寄存器确保在非故障状态下为TZ_NO_CHANGE。4. 单步调试检查AQCTLA/B寄存器的配置。PWM频率不对1. 系统时钟配置错误。2. TBPRD周期值计算或设置错误。3. 计数模式选择错误如想用对称却配成了非对称。1. 检查PLL、DIVSEL等时钟配置寄存器。2. 重新计算TBPRD注意计数模式对频率公式的影响。3. 检查TBCTL.CTRMODE位。互补PWM直通1. 死区时间未使能或配置过小。2. 死区极性配置错误。3. 硬件驱动电路延迟不对称。1. 检查DBCTL.OUT_MODE和DBRED/DBFED值。2. 用示波器双通道观测互补对放大观察死区。3. 检查驱动芯片输入信号和输出信号的延迟。捕获值始终为0或不变1. eCAP模块时钟未使能。2. 捕获引脚复用功能未配置。3. 输入信号电平不匹配或未产生边沿。4. 捕获模式或边沿极性配置错误。5. 中断未正确使能或标志未清除。1. 检查PCLKCR0/1/3寄存器。2. 检查GPIO复用寄存器。3. 用示波器测量输入引脚信号。4. 检查ECCTL1中CAPxPOL和CTRRSTx的配置。5. 检查PIE、IER、IFR寄存器以及中断服务程序中的清标志操作。捕获值跳动大不准1. 输入信号有噪声或抖动。2. eCAP数字滤波器未使能或参数不当。3. 中断服务程序执行时间过长丢失后续捕获事件。4. 32位计数器溢出处理不当。1. 优化硬件滤波电路增加施密特触发器。2. 使能并合理配置ECCTL2中的采样窗口和阈值。3. 优化中断服务程序代码或考虑使用DMA。4. 在中断中检查计数器溢出标志并进行补偿计算。占空比更新有毛刺1. 在非安全点更新了CMPA/CMPB寄存器非影子寄存器。2. 更新影子寄存器的时刻与PWM周期不同步。1. 确保只更新CMPA/CMPB的影子寄存器CMPCTL.SHDWAMODE1。2. 在计数器等于零或等于周期的中断中更新CMPA/CMPB值确保同步加载。6. 性能优化与高级应用拓展6.1 高精度PWM与HRPWM特性对于需要极高分辨率PWM的应用例如LED调光、高精度DAC、或低纹波开关电源28335的HRPWM模块是利器。HRPWM通过微边沿定位技术可以将PWM边沿的调整精度从传统的系统时钟周期级别提升到皮秒级别。其核心原理是利用一个称为“影子延迟线”的电路对PWM输出进行微小的相位延迟。你需要配置HRPWM的相关寄存器并注意HRPWM的占空比和死区分辨率是独立于时基周期的。启用HRPWM后占空比的微调不再是通过改变CMPA值而是通过配置HRPWM特有的微步控制寄存器来实现。这能让你在保持开关频率不变的情况下实现极其平滑的输出电压或电流调节有效降低谐波。6.2 多模块同步与并行控制在复杂系统中如三相逆变器、交错并联电源需要多个EPwm模块精确同步工作。28335的EPwm模块支持主从同步链。你可以将一个模块配置为主模块在特定事件如计数器为零时发出同步脉冲其他从模块接收到同步脉冲后可以将其计数器复位或加载相位值从而实现所有PWM波形的严格同步。配置同步的关键寄存器是TBCTL中的SYNCOSEL和PHSEN位。例如配置EPwm1为主模块在计数器为零时输出同步信号配置EPwm2和EPwm3为从模块使能相位加载并将相位值分别设置为0和120。这样就能轻松生成三相相位互差120度的PWM波用于驱动三相电机或三相逆变器。这种硬件同步机制比软件协调更加精确和可靠。6.3 结合ADC实现闭环控制PWM和CAP最终都是为控制系统服务的。一个典型的闭环系统如电机速度环其工作流程是eCAP测量电机编码器信号得到实际速度 - 与给定速度比较产生误差 - 误差经过PI控制器运算 - 输出新的PWM占空比指令 - 更新EPwm的CMP寄存器 - 驱动电机改变速度。这里的关键是时序同步。为了减少控制延迟通常将ADC的采样触发与PWM的特定点如计数器峰值或谷值同步。28335的EPwm模块可以配置在特定事件时触发ADC启动转换。例如在对称PWM模式下在计数器等于零和等于周期值时各触发一次ADC采样用于电机FOC控制中的双采样技术。ADC转换结束后产生中断在中断中读取采样值并进行控制算法计算计算结果用于更新下一个PWM周期的占空比。这种硬件级的事件链能构建出延迟极小的快速控制环路。我个人在多个电源和电机项目中的体会是把28335的EPwm和eCAP吃透基本上就掌握了数字电力电子控制的半壁江山。初期可能会被繁杂的寄存器配置困扰但一旦理解了每个模块背后的设计逻辑就能灵活组合应对各种复杂需求。最后分享一个调试小技巧在项目初期可以先用GPIO翻转来代替中断服务程序用逻辑分析仪测量中断响应时间这对评估系统实时性瓶颈非常有帮助。本文还有配套的精品资源点击获取