FPGA SoC 的 RISC-V 固件开发全攻略（十）：以太网 PHY MDIO 驱动

FPGA SoC 的 RISC-V 固件开发全攻略（十）：以太网 PHY MDIO 驱动本文是《FPGA SoC 的 RISC-V 固件开发全攻略》专栏第 10 篇。上一篇：第 9 篇《A/B 双分区 OTA 升级实战》 ｜ 下一篇：第 11 篇《轻量级 TCP/IP 栈 uIP 移植实战》一、以太网 PHY 是干什么的在嵌入式网络里，MCU 通常不直接连网线，而是通过MAC + PHY两级：层职责典型位置MAC以太网帧的封装/解析、收发调度片上 MAC 或 FPGA 逻辑PHY物理层：电信号、链路协商、速率双工独立 PHY 芯片PHY 芯片负责"把数字信号变成网线上的电信号"，并完成自动协商（和对端协商出 1000M/100M/10M、全双工/半双工）。MCU 通过MDIO 总线读写 PHY 的寄存器来配置和监控它。