266.需要双边沿触发时，直接对时钟取反会不会出问题

// Xilinx FPGA全局时钟缓冲原生输出正反相时钟无门延迟 BUFGCE_DIV #( .CE_TYPE(SYNC), .DIVIDE(1) ) u_bufg ( .CE(1b1), .CLR(1b0), .I(clk_in), .O(clk), // 原相时钟 .OB(clk_n) // 原生反向时钟无额外反相延迟 );