SPI与I2C总线深度解析：从电气原理到调试实战的嵌入式通信指南

1. 从片内到片间为什么总线是绕不开的那道坎搞嵌入式的人迟早会撞上一堵墙芯片内部那点事你摸得差不多了寄存器、中断、DMA、时钟树翻来覆去就那些花样。可一旦你的系统里出现了第二颗芯片——不管是传感器、存储器、显示屏还是另一颗MCU——你就必须面对一个全新的问题这两颗芯片之间怎么说话这个问题听起来简单实际上它是整个嵌入式系统设计里最容易翻车的地方之一。片内通信是一家人关起门来说话地址总线、数据总线都是芯片设计者替你铺好的高速公路你只管用就行。片间通信就不一样了那是两个独立王国之间的外交电气特性、时序协议、拓扑结构、错误处理每一样都得你自己操心。这个系列叫从沙子到车辙前面几篇聊的是芯片内部的事——从晶体管怎么造出来到寄存器怎么控制外设。到了这一篇视角要从片内抬到片间。而片间通信里最基础、最常用、也最值得掰开揉碎讲的两条总线就是SPI和I2C。为什么是这两个因为它们几乎覆盖了中低速片间通信的绝大多数场景。你打开任何一块嵌入式开发板上面大概率同时跑着这两条总线SPI挂着Flash或者屏幕I2C挂着EEPROM或者各种传感器。它们一个快而糙一个慢而稳一个像专线电话一个像会议室广播。理解它们的设计哲学比记住几个时序图重要得多。这篇文章适合谁看如果你已经会点灯、会配串口但一遇到我要接一个传感器该选SPI还是I2C就犯迷糊那这篇就是写给你的。如果你已经用过这两条总线但总是遇到通信失败、数据错乱、总线锁死的问题那这篇也能帮你把那些玄学问题背后的物理和逻辑原因理清楚。我会从电气层、协议层、软件层三个维度拆开讲中间穿插大量实际调试中踩过的坑和总结出来的经验。先说一个反直觉的结论SPI和I2C的很多坑根源不在协议本身而在于你没搞清楚它们的电气模型。很多人把总线当成理想的逻辑连线觉得只要代码写对了就该通。但真实世界里导线有电阻电容、引脚有驱动能力、电平有阈值范围这些不理想才是问题的真正来源。所以下面我会先讲电气再讲协议最后讲软件这个顺序不能反。2. SPI一根时钟线打天下的专线电话2.1 SPI的四根线到底在干什么SPI的全称是Serial Peripheral Interface串行外设接口。它的设计思路极其简单粗暴既然要同步传输那就专门拿一根线来传时钟收发双方都跟着这个时钟节拍走谁也不用猜对方的速度。这个思路带来的直接好处是SPI可以跑得很快——几十兆赫兹是家常便饭上百兆的也有。标准SPI是四根线SCLKSerial Clock时钟线由主机产生所有数据都踩着它的节拍走。MOSIMaster Out Slave In主机发、从机收的数据线。MISOMaster In Slave Out从机发、主机收的数据线。CS/SSChip Select / Slave Select片选线主机用它来点名要跟哪个从机说话。这里有个关键点很多人一开始不理解SPI是全双工的。也就是说主机在MOSI上发一个bit的同时从机也在MISO上发一个bit这两个动作由同一个时钟沿驱动同时发生。所以SPI本质上是一个移位寄存器环——主机的移位寄存器和从机的移位寄存器首尾相连时钟每跳一下双方各移出一位、各移入一位八个时钟之后两个寄存器的内容就完整交换了。这个模型解释了一个新手常犯的困惑我只想读数据为什么还要发数据因为在SPI的物理模型里读和写是同一个动作的两面。你发出去的可能是无意义的0xFF占位但正是这些时钟脉冲把从机的数据推了出来。理解这一点你才能理解为什么SPI的读操作代码里总是要先发一个dummy byte。2.2 片选SPI最容易被低估的一根线四根线里CS是最不起眼但最容易出问题的。SPI没有像I2C那样的地址机制它靠的是物理片选——每个从机一根独立的CS线主机拉低哪根就代表跟哪个从机通信。这带来两个后果。第一从机数量受限于主机的GPIO数量。你要挂8个SPI从机主机就得有8个片选引脚这在引脚紧张的场合很要命。第二CS的时序极其关键。很多SPI从机要求CS在传输开始前拉低、传输完全结束后才能拉高中间不能有毛刺。如果你用软件GPIO控制CS在拉低和发第一个时钟之间如果被中断打断某些敏感的从机可能就把这次通信当成无效帧丢掉了。我踩过的一个经典坑用软件控制CS代码逻辑是先拉低CS、再调用SPI发送函数。结果SPI发送函数内部有初始化开销导致CS拉低之后过了好几微秒才来第一个时钟。大部分从机能忍但有一颗特定的ADC芯片忍不了它的数据手册里明确写了CS拉低后必须在多少纳秒内开始时钟。后来改成硬件自动控制CS很多MCU的SPI外设支持自动片选问题立刻消失。提示如果你的MCU的SPI外设支持硬件片选NSS输出优先用它。软件控制CS在低速场景下能用但一旦速度上去或者系统中断频繁就容易出问题。2.3 时钟极性和相位SPI最劝退新手的四个组合SPI有CPOLClock Polarity和CPHAClock Phase两个参数组合出四种模式通常记作Mode 0到Mode 3。这是新手最容易晕的地方但理解了本质其实很简单。CPOL决定时钟空闲时是高还是低。CPOL0表示空闲低电平CPOL1表示空闲高电平。CPHA决定数据在哪个时钟沿采样。CPHA0表示在第一个时钟沿即从空闲态跳变的那一下采样CPHA1表示在第二个时钟沿采样。组合起来模式CPOLCPHA空闲电平采样沿Mode 000低上升沿Mode 101低下降沿Mode 210高下降沿Mode 311高上升沿实际工作中Mode 0和Mode 3加起来占了九成以上的场景。大部分Flash和传感器用Mode 0部分器件用Mode 3。Mode 1和Mode 2相对少见。这里的关键经验是主从双方的CPOL和CPHA必须完全一致否则数据必然错位。而且这个错误往往不是完全读不到而是读到的数据看起来像但又不对——比如你读到的值总是实际值的两倍或者移位了那八成就是模式不匹配。调试时如果遇到这种似是而非的数据第一件事就是去核对双方的SPI模式。2.4 SPI的电气现实为什么高速时波形会变丑前面说的都是逻辑层的事现在说电气层。SPI跑低速比如1MHz以下时你几乎不用管电气接上线就能通。但速度一上去问题就来了。SPI的时钟线是方波方波在频域上包含大量高频谐波。当这些高频成分遇到导线的寄生电容和电感时波形就会发生畸变上升沿变缓、出现振铃、过冲、下冲。如果畸变严重到采样时刻电平还没稳定从机就会采到错误的值。影响波形质量的因素主要有几个线长线越长寄生电容电感越大波形越差。SPI在板内短距离几厘米跑几十兆没问题但如果你用排线拉出去二三十厘米高速下基本必挂。上拉/下拉电阻SPI是推挽输出一般不需要上拉。但如果你在MISO上加了上拉电阻而主机的MISO又是推挽驱动就会形成两个源在打架白白增加功耗和干扰。串联电阻在高速SPI的信号线上串一个几十欧姆的电阻可以抑制振铃这是很实用的一个技巧。很多参考设计里SCLK和MOSI上都有这个电阻不是随便放的。地线回流高速信号的回流路径很关键。如果你用排线把SPI引出去一定要保证信号线旁边有地线最好是一根信号配一根地否则回流路径绕远辐射和串扰都会加剧。我实测过一个案例同一块板子SPI时钟从10MHz提到20MHz读Flash开始偶发校验错误。示波器一看SCLK的上升沿有明显振铃峰值超过了电源电压。在SCLK上串了33欧姆电阻之后振铃基本消失20MHz稳定运行。这个电阻的作用是跟导线的寄生电容形成一个RC低通把过冲的能量吸收掉。注意串联电阻的阻值不能太大否则会拖慢上升沿反而限制了最高速度。一般从22到100欧姆之间试用示波器看波形调到最干净为止。3. I2C两根线挂一串设备的会议室广播3.1 I2C的开漏结构和上拉电阻I2C只有两根线SCL时钟和SDA数据。但它能挂的设备数量远超SPI原因在于它有一套完全不同的电气结构——开漏输出加外部上拉。开漏的意思是器件的引脚只能把线拉低不能主动拉高。要输出高电平靠的是外部上拉电阻把线拽上去。这个设计看起来多此一举实际上非常巧妙它允许多个器件同时挂在一根线上而不会短路。因为任何器件都只能拉低如果两个器件一个想拉低一个想拉高结果是线被拉低不会出现一个输出高一个输出低直接对撞的短路情况。上拉电阻的选型是I2C设计里最需要动脑子的地方。阻值太大上升沿太慢高速通信时电平还没升到位就开始采样直接出错阻值太小器件拉低时的灌电流太大可能超过器件的驱动能力而且功耗也上去了。计算上拉电阻有个经验公式。I2C的上升时间由RC决定R是上拉电阻C是总线电容包括导线、引脚、器件输入电容。标准模式100kHz要求上升时间小于1000ns快速模式400kHz要求小于300ns。假设总线电容是100pF快速模式下R_max t_r / (0.8473 × C) ≈ 300ns / (0.8473 × 100pF) ≈ 3.5kΩ所以快速模式下上拉电阻不能超过3.5kΩ左右。同时还要考虑灌电流标准规定器件拉低时电压要低于0.4V假设电源3.3V上拉电阻R灌电流I (3.3 - 0.4) / R。如果器件能灌3mA那R最小约1kΩ。综合下来3.3V系统、400kHz、总线电容100pF左右的场景上拉电阻取2.2kΩ到4.7kΩ之间比较稳妥。总线电容越大上拉电阻要越小但功耗也越大这是个权衡。我见过最常见的I2C问题就是上拉电阻没配对。有人从某个模块上抄了个10kΩ的上拉结果那个模块总线电容小能跑400kHz他自己板子上挂了五六个器件电容大10kΩ根本拉不起来通信时好时坏。换成2.2kΩ立刻稳定。3.2 地址机制7位地址和那个容易搞混的读写位I2C靠地址来区分设备不需要片选线这是它能两根线挂一串的关键。标准I2C用7位地址理论上可以挂128个设备实际因为保留地址可用的大概112个。这里有个新手极易搞混的点7位地址和8位设备地址字节不是一回事。很多数据手册给的地址是8位的比如0xA0这其实是7位地址0x50左移一位、最低位补0写操作得到的。而有些手册直接给7位地址0x50。你在写代码时如果驱动库要求填7位地址你填了0xA0那就错了实际访问的是0x50这个地址的读操作。判断方法很简单7位地址的范围是0x00到0x7F如果手册给的地址大于0x7F那它一定是8位格式右移一位才是7位地址。比如0xA0右移一位是0x500xAE右移一位是0x57。读写位是地址字节的最低位。主机发完7位地址后紧跟一位R/W位0表示接下来要写1表示接下来要读。所以完整的地址字节是(7位地址 1) | R/W。3.3 起始、停止、应答I2C的握手礼仪I2C的协议层有一套严格的礼仪理解这套礼仪是调试I2C的基础。起始条件STARTSCL为高时SDA从高变低。这个特殊的跳变告诉所有设备注意要开始通信了。停止条件STOPSCL为高时SDA从低变高。表示通信结束。数据位SCL为低时SDA可以变化SCL为高时SDA必须稳定接收方在SCL高电平期间采样。这个规则保证了数据在时钟高电平期间是有效的。应答ACK/NACK每发完8个bit一个字节接收方要在第9个时钟周期把SDA拉低表示收到了ACK。如果接收方不拉低SDA保持高就是NACK表示没收到或者不要再发了。这套机制里ACK是调试时最有用的信号。当你发完地址后如果收到NACK说明这个地址上没有设备应答——要么地址错了要么设备没上电要么线没接好。如果发数据时收到NACK可能是设备忙或者写保护。用逻辑分析仪抓一次完整的I2C波形看哪个字节后面跟的是NACK问题范围立刻缩小一大半。3.4 时钟拉伸从机也能喊暂停I2C有一个SPI没有的机制时钟拉伸Clock Stretching。因为SCL也是开漏结构从机如果处理不过来可以在需要的时候把SCL拉低主机发现SCL没按预期升上去就知道从机在喊暂停于是等待直到从机释放SCL。这个机制很人性化但也是坑的来源。有些主机的硬件I2C外设不支持时钟拉伸或者支持得不好遇到会拉伸的从机就卡死。更麻烦的是如果从机因为某种原因一直拉着SCL不放整个总线就锁死了所有设备都没法通信。处理总线锁死的常见办法是主机在检测到SCL长时间为低时尝试手动发送9个时钟脉冲用GPIO模拟把从机的状态机冲出来。这个技巧在调试EEPROM时特别有用因为EEPROM在写周期内会拉伸时钟如果主机在写周期中途复位EEPROM可能停在某个中间状态拉着总线不放。4. SPI和I2C到底怎么选一张决策表背后的权衡4.1 速度、引脚、距离、多设备的四维对比选SPI还是I2C本质上是在几个维度上做权衡。我把关键维度整理成表维度SPII2C速度高可达几十MHz中低标准100kHz快速400kHz高速3.4MHz引脚数每增加一个从机多一根CS固定两根与从机数量无关多设备片选多引脚压力大地址寻址天然支持多设备距离适合板内短距离抗干扰稍好可稍长但也不宜过长全双工支持半双工协议开销低几乎无额外字节有起始、地址、ACK等开销错误检测无需上层加校验有ACK机制时钟拉伸不支持支持典型用途Flash、屏幕、高速ADCEEPROM、传感器、RTC从这张表能看出两者的定位差异。SPI是性能优先要快、要简单、要全双工那就SPI代价是引脚多、没地址机制。I2C是引脚优先设备多、引脚紧张、速度要求不高那就I2C代价是速度慢、协议开销大。4.2 那些选错了的真实场景理论说完了说几个实际选型时容易犯的错。场景一用I2C接高速ADC。有人为了省引脚把一颗采样率要求挺高的ADC挂在I2C上。结果发现采样率上不去因为I2C 400kHz下读一次转换结果要发地址、等ACK、读两个字节、再等ACK光协议开销就占了一大半时间。这种场景应该用SPISPI可以连续读没有地址和ACK的开销速度能高一个数量级。场景二用SPI接一堆慢速传感器。反过来有人用SPI挂了七八个传感器每个都要一根CSMCU的GPIO不够用了还得加IO扩展芯片反而更复杂。这种场景如果传感器速度要求不高用I2C更合适两根线全搞定。场景三长距离传输。有人想把I2C拉出去一两米接个外部模块。I2C虽然比SPI抗干扰稍好但一两米的距离加上线缆电容400kHz基本跑不动得降速到100kHz甚至更低而且上拉电阻要重新算。这种场景其实应该考虑差分总线或者加缓冲器而不是硬拉I2C。4.3 混合使用一个系统里两条总线并存实际项目里SPI和I2C经常同时存在各司其职。一个典型的嵌入式系统可能是这样SPI接外部Flash存固件和日志要快SPI接显示屏要带宽I2C接温度传感器、加速度计、EEPROM要省引脚。这种混合架构下要注意的是总线隔离和电源域。如果SPI上的Flash和I2C上的传感器供电电压不同比如一个3.3V一个1.8V电平转换就是必须的。I2C的电平转换尤其要注意因为开漏结构加上拉转换电路和推挽信号不一样不能简单用电阻分压。提示I2C电平转换推荐用专用的电平转换芯片或者MOSFET方案不要用简单的电阻分压。电阻分压会改变上拉等效阻值影响上升时间而且双向通信时会有方向问题。5. 调试实战从波形里读出真相5.1 逻辑分析仪调试总线的第一件武器调SPI和I2C没有逻辑分析仪基本等于盲人摸象。示波器能看电气质量但看协议内容还是逻辑分析仪方便。现在几十块钱的USB逻辑分析仪配合开源软件就能解码SPI和I2C把每一个字节、每一个ACK都标出来。用逻辑分析仪的正确姿势是先看有没有波形再看波形对不对最后看数据对不对。如果连波形都没有那是硬件问题线没接、引脚没配、电源没上。如果有波形但解码失败那是协议参数问题SPI模式不对、I2C速率不对。如果能解码但数据不对那是软件逻辑问题地址错、寄存器错、字节序错。我调试时习惯把逻辑分析仪的采样率设得比总线频率高至少10倍。比如400kHz的I2C采样率至少4MHz最好10MHz以上这样波形细节才看得清。采样率太低会把细节漏掉反而误导判断。5.2 一个I2C读不到数据的完整排查链路说一个我实际遇到的案例把排查思路完整走一遍。现象一颗I2C温度传感器代码写好了读出来永远是0xFFFF或者0x00偶尔能读到正确值但概率很低。第一步确认硬件。用万用表量SCL和SDA的静态电平发现都是高电平说明上拉正常没有短路。量电源3.3V正常。这一步排除了供电和短路问题。第二步上逻辑分析仪。抓一次读操作发现主机发了起始条件、发了地址字节但地址字节后面跟的是NACK。这说明从机没有应答。第三步核对地址。查数据手册传感器7位地址是0x48。代码里填的是0x48看起来没错。但仔细看驱动库的说明发现这个库要求填8位地址也就是0x900x481。填错格式导致实际访问的地址不对从机自然不应答。改成0x90后地址字节后面出现了ACK。第四步继续抓波形。地址ACK了但读数据时又出问题。发现主机在读第二个字节时从机把SDA拉低了但主机没有正确处理——原来这颗传感器在连续读时第一个字节是温度高8位第二个字节是低8位主机读第二个字节后应该发NACK表示读完了但代码里发的是ACK导致从机以为主机还要读继续输出时序就乱了。修正NACK逻辑后数据正常。这个案例里问题一层套一层如果不用逻辑分析仪看波形光靠猜代码很难定位。逻辑分析仪的价值就在于把看不见的通信变成看得见的波形让每一步都有据可查。5.3 SPI数据错位的三种典型原因SPI调试中数据错位是最常见的症状表现为读到的值总是实际值的移位版本或者高低字节颠倒。三种典型原因原因一SPI模式不匹配。前面说过CPOL/CPHA不一致会导致采样点错位。症状是数据整体移位或者完全乱码。解决办法是核对双方数据手册的模式设置。原因二字节序问题。SPI本身不规定字节序但很多多字节器件比如16位ADC有固定的输出顺序先高字节还是先低字节取决于器件。如果你按错误的顺序拼接读出来的值就是高低字节颠倒的。这个看数据手册就能确认。原因三CS时序问题。如果CS在传输中途被意外拉高比如被中断打断从机会认为一帧结束下次通信时从机的移位寄存器状态就不对了。症状是第一次读对后面越读越乱。解决办法是用硬件CS或者关中断保护CS操作。5.4 总线锁死的应急恢复I2C总线锁死是现场调试的噩梦。现象是SCL或SDA被某个设备一直拉低所有通信都停了。常见原因是主机在从机传输中途复位从机停在某个状态出不来。应急恢复的标准操作是把SCL配置成GPIO输出手动发送9个时钟脉冲然后发一个停止条件。9个脉冲足以让任何从机的状态机走完当前字节停止条件让它复位到空闲态。代码逻辑大概是这样// 假设SCL和SDA都能切换为GPIO void i2c_bus_recovery(void) { // 配置SCL和SDA为开漏输出 gpio_set_open_drain(SCL_PIN); gpio_set_open_drain(SDA_PIN); // 确保SDA为高释放 gpio_set_high(SDA_PIN); // 发送9个时钟脉冲 for (int i 0; i 9; i) { gpio_set_low(SCL_PIN); delay_us(5); gpio_set_high(SCL_PIN); delay_us(5); } // 发送停止条件SCL高时SDA从低变高 gpio_set_low(SDA_PIN); delay_us(5); gpio_set_high(SCL_PIN); delay_us(5); gpio_set_high(SDA_PIN); delay_us(5); // 恢复I2C外设功能 i2c_reinit(); }这个恢复函数应该放在I2C初始化的最前面每次上电先执行一次能解决大部分因为上次异常复位导致的总线锁死。6. 软件层的那些想当然与实际上6.1 硬件外设 vs GPIO模拟什么时候该自己写时序大部分MCU都有硬件SPI和硬件I2C外设用起来省心。但有些场景下你不得不或者最好用GPIO模拟也就是常说的软件模拟、bit-banging。必须用GPIO模拟的场景MCU的硬件外设数量不够比如你要四路SPI但MCU只有两路硬件外设不支持某些特殊时序比如某些器件的SPI时序有古怪的延迟要求引脚被固定死了硬件外设的引脚没法用。GPIO模拟的代价速度慢受GPIO翻转速度和中断延迟限制CPU占用高每个bit都要软件干预时序精度差容易被中断打断。我的经验是能用硬件外设就用硬件外设GPIO模拟是最后的手段。硬件外设不仅快而且时序精确不占CPU。只有在硬件外设实在满足不了需求时才考虑模拟。而且模拟的时候关键时序段要关中断否则一个中断进来就可能把时序打乱。6.2 中断和DMA让总线传输不占CPUSPI和I2C都支持中断和DMA方式。轮询方式最简单但CPU要一直等着效率低。中断方式在传输完成时通知CPUCPU可以去干别的。DMA方式则由DMA控制器直接搬运数据CPU完全不参与适合大批量数据传输。用DMA跑SPI读Flash是很经典的用法。配置好DMA源地址SPI数据寄存器和目的地址内存缓冲区启动传输然后CPU就可以去处理其他任务等DMA传输完成中断来了再处理数据。这样读几KB的数据CPU几乎不占用。但DMA也有坑。DMA传输期间缓冲区不能被其他代码修改否则数据就乱了。而且DMA传输完成中断里不能做太耗时的操作否则会影响下一次传输。还有DMA和Cache的配合在带Cache的MCU上要特别注意可能需要手动维护Cache一致性。6.3 超时机制别让一次通信失败拖垮整个系统这是我最想强调的一点。任何总线操作都必须有超时机制。我见过太多代码I2C读操作就是死等等ACK、等数据如果从机没响应程序就卡死在那里看门狗都救不回来如果看门狗喂狗在别的地方。正确的做法是每次等待等ACK、等标志位、等数据都设一个超时计数超过就返回错误让上层决定怎么处理——重试、报错、还是降级运行。// I2C等待ACK的超时示例 int i2c_wait_ack_timeout(int timeout_ms) { int count 0; int max_count timeout_ms * 1000 / 10; // 假设每次循环10us while (i2c_check_ack() ! OK) { if (count max_count) { return TIMEOUT_ERROR; } delay_us(10); } return OK; }超时时间设多少取决于总线速度和从机响应时间。I2C 100kHz下一个字节加ACK大概90us超时设10ms已经很宽松了。SPI更快超时可以设得更短。关键是要有具体值可以调。6.4 重试策略不是所有失败都值得重试有了超时之后下一步是重试。但重试不是无脑循环要分情况。值得重试的总线仲裁丢失多主机场景、从机暂时忙比如EEPROM写周期内、偶发的电气干扰导致的单次错误。这些重试一两次通常就好了。不值得重试的地址错误重试一万次也没用、从机没上电硬件问题、总线物理损坏。这些重试只是浪费时间。我的做法是重试2到3次每次之间加一点延迟给从机恢复的时间如果还失败就上报错误。同时记录错误次数如果某个设备频繁出错那说明有更深层的问题接触不良、电源不稳、干扰需要从硬件上解决而不是靠软件重试掩盖。7. 从总线选择看系统设计的分层思维聊了这么多SPI和I2C的细节最后我想把视角再拉高一点。片间总线的选择本质上反映的是系统设计里的分层思维。芯片内部设计者用最快的总线比如AXI、AHB连接CPU和内存用中等速度的总线连接外设用低速总线连接那些对速度不敏感的模块。这是一个速度分层的金字塔。到了片间同样的逻辑在重演SPI负责高速短距离I2C负责中低速多设备再往外可能还有CAN、RS485、以太网负责更长距离和更复杂的环境。理解这个分层你就能理解为什么没有万能总线。每条总线都是在速度、引脚、距离、成本、复杂度这几个维度上取了不同的平衡点。选型的时候先问自己这几个维度里哪个是瓶颈答案自然就出来了。我在实际项目里养成了一个习惯在画原理图之前先画一张通信拓扑图把系统里所有需要通信的芯片画成节点标注每个节点的数据量、实时性要求、距离、供电。画完之后哪条线该用什么总线一目了然。这个习惯帮我避免了很多选完才发现不合适的返工。还有一点体会是总线的可靠性八成取决于硬件设计两成取决于软件。上拉电阻选对了、线走好了、地平面完整了软件随便写写都能通。反过来硬件有隐患软件再怎么加校验、加重试也是治标不治本。所以遇到通信问题先怀疑硬件再怀疑软件这个顺序能帮你少走很多弯路。最后分享一个我常用的调试小技巧在总线的关键信号上预留测试点。画PCB的时候在SCLK、SDA、MOSI、MISO、CS这些线上留出裸露的焊盘或者测试环调试时直接夹探头不用去戳芯片引脚。这个小小的预留在调试阶段能省下大量时间。很多问题不是想出来的是看出来的——而要看就得有地方下探头。