JESD204B配置——从硬件到逻辑配置

JESD204b IP核配置有很多博主讲的很清楚但当硬件连接都是不按照标准的204b lane序连接的的时候如果直接通过XDC约束GTY管脚会产生报错 因为204b phy ip的GTY约束是固定的以link8数据为例子该怎么约束1先把PHY ip生成后 按照硬件的bank选择配置2配置好各自参数之后后面可以生成综合编译一下这一步是为了查看PHY的GTY管脚具体是怎么约束到FPGA上的管脚的例如3根据这个得到表格的前两列FPGA子卡DAP_i[7]AF2FMC_DP_M2C_P1AD0_DA_P3DAP_i[6]AG4FMC_DP_M2C_P9AD0_DA_P2DAP_i[5]AH2FMC_DP_M2C_P0AD0_DA_P5DAP_i[4]AJ4FMC_DP_M2C_P2AD0_DA_P6DAP_i[3]AK2FMC_DP_M2C_P8AD0_DA_P1DAP_i[2]AL4FMC_DP_M2C_P10AD0_DA_P7DAP_i[1]AM2FMC_DP_M2C_P3AD0_DA_P4DAP_i[0]AN4FMC_DP_M2C_P11AD0_DA_P0然后根据第二列的FPGA管脚和ADC子卡连接的lane得到第四列4表格从左向右看AD0_DA_P4连接的DAP_i[1]对应blockdesign上从左向右gt4_rx(物理层204phy IP)连接gt1_rx(数据层204 IP)注意硬件设计上尽量满足8条lane在相邻两个bank上如果不是相邻两个bank则需要建立好几个phy ip;但是通常情况下硬件的ADC0_P0未必和204PHY 的Lane0相连这个时候可以通过调整204PHY与204 数据IP 之间的映射更改下面给出具体操作方法