宽摆幅Cascode电流镜：从原理到PCB测试的完整实战

很多模拟工程师第一次认真做电流镜都是从“仿真里明明20μA到了板子上变成17μA”这种问题开始的。电流镜听起来简单一个二极管连接的MOS加上一个复制管似乎没什么好讲的可真要在一个1.8V电源电压下做高输出阻抗、又不牺牲输出电压摆幅的版本涉及的偏置细节、版图匹配和测量方法足够让一个做了几年板级电路的人重新坐回书桌前。这篇文章用一个能直接复现的20μA/1.8V实例把宽摆幅Cascode电流镜从原理推导、LTspice仿真到PCB测试板设计完整走一遍。整个过程是典型的模拟IC思维但对于做分立电路、传感器前端、信号链、甚至电源管理的人来说同样值得参考——因为电流镜无处不在而“宽摆幅”这三个字直接决定低压系统里你能不能多塞一级增益。1. 为什么“复制电流”这件事这么难还要专门做一块PCB电流镜的核心任务只有一个让输出支路的电流尽量等于参考支路电流并且不受输出电压变化影响。但现实中这个“尽量”有三个约束分别是匹配精度、输出阻抗和输出摆幅。匹配精度取决于两个管子的工艺一致性。在IC版图里可以通过共质心、加dummy管来逼近“理想匹配”但在PCB上用分立MOS管两个管子的Vth和K值本身就不同这部分误差很难消除。所以PCB测试板的定位不是追求0.1%精度而是验证拓扑、偏置方案和测量方法。输出阻抗决定电流镜对输出电压变化的“免疫力”。基本电流镜的输出阻抗≈ro这个ro在短沟道工艺里可能只有几十千欧稍微动一下输出电压电流就跟着漂。Cascode结构能把输出阻抗提升约gm*ro倍这正是“高性能”的关键来源当然代价是输出电压下限抬高也就是“摆幅损失”。输出摆幅则是低压系统里最要命的事情。假设电源1.8V阈值电压Vth0.5V过驱动电压Vov0.2V一个普通cascode如果偏置没做对输出电压最低可能只能到0.9V这意味着你只剩下0.9V的可用信号范围而宽摆幅cascode可以把下限压到0.4V左右多出来的0.5V在低电压电路里往往就是决定这一级能否工作下去的差距。把这三件事放在一起看就明白为什么电流镜值得从理论一路做到PCB拓扑确定性能上限偏置决定这个上限能兑现多少版图和测量则决定你看到的是真实性能还是测量伪影。这篇文章的后面部分每一步都在回答这三个问题。2. 宽摆幅Cascode的原理那0.5V怎么省下来的2.1 电流镜的基本功匹配与输出阻抗先回到最基本的NMOS电流镜。两个NMOS管M1二极管连接M2复制输出栅极并在一起。工作在饱和区时漏极电流公式是I_D 0.5 * KP * (W/L) * (V_GS - V_TH)^2如果两个管子V_GS相同那么它们的电流比就等于(W/L)的比值这就是电流镜的复制原理。理想情况下输出电流只取决于宽长比比例与输出电压无关。但现实MOS管有沟道长度调制效应饱和区的电流实际是I_D 0.5 * KP * (W/L) * (V_GS - V_TH)^2 * (1 λ * V_DS)λ越大输出电流随V_DS变化越大。这个效应反映在小信号模型里就是输出端看进去的电阻roro 1 / (λ * I_D)在本文实例中λ0.04I_D20μA则ro≈1.25MΩ。输出阻抗只有1.25MΩ意味着V_DS变化1V电流变化大约0.8μA对20μA来说就是4%的误差。对于很多精密应用这个误差显然不可接受。2.2 Cascode镜像阻抗上去了但偏置没跟上会“翻车”Cascode电流镜的思路是在下管M1上面再叠一个上管M2让M1的漏极电压被M2固定住从而隔离输出电压变化对M1电流的影响。从输出端看进去小信号阻抗大约是R_out ≈ gm2 * ro2 * ro1用2.1节参数gm2≈200μSro1≈ro2≈1.25MΩ算出来R_out≈312MΩ比基本电流镜提升了两个数量级。这个提升很可观。问题出在偏置电压上。要让下管M1工作在饱和区它的漏极电压Vx至少要等于过驱动电压Vov要让上管M2也饱和输出端电压至少是VxVov2Vov。现在关键是Vx由谁决定Vx Vb - V_GS2M2的栅极偏置Vb必须把M1和M2都“照顾”到。最简单直觉的做法是拿一颗二极管连接的管子产生Vb而且这颗管子的尺寸和M2一样、电流也一样那Vb就是0.7VVthVov。听上去合理但算一下发现Vx0.7-0.70V下管M1根本进不了饱和区整个支路电流会严重偏小。这个错误的偏置方案在仿真里表现得很直接输出电流根本复制不到20μA。我在实际项目里见过不止一次有人拿着这种电路去流片回来测电流直接少一半最后查来查去就是偏置设计少算了一个Vov。2.3 偏置电压从0.7V抬到0.9V电路才真正成立要让cascode正常工作Vb应该等于Vth2Vov。沿用2.2节的参数Vth0.5VVov0.2V所以Vb0.9V。此时Vx0.9-0.70.2VVovM1刚好进入饱和输出端满足Vo≥2Vov0.4VM2也饱和。产生这个0.9V最常见也最优雅的方式是用一颗宽长比为输出管1/4的二极管连接NMOS流过同样的Iref。因为Vov与sqrt(1/(W/L))成正比尺寸缩小4倍过驱动电压正好翻倍成2Vov0.4V于是V_GSVth2Vov0.9V。这颗1/4尺寸的偏置管本质上是在“刻意制造”一个比正常Vgs高一个Vov的电压。如果直接用电阻分压或者理想电压源给0.9V也行但IC里必须用这种自适应的管子结构才能在温度变化、工艺偏差时始终跟着输出管的Vth和Vov跑。一个工程上的判断是PCB上做分立测试板时反而没必要复制这个1/4尺寸偏置腿因为分立管的Vth离散性太大1/4尺寸比例也很难精确匹配。更实际的做法是用外部可调基准或者精密电阻分压产生偏置电压方便手动校准。这个思路在4.2节展开。2.4 宽摆幅节省的是“一个Vth”不是Vov很多人第一次接触“宽摆幅”会以为它减少了Vov其实不是。宽摆幅cascode的最小输出电压依然是2Vov跟理想偏置下的普通cascode没有区别。真正的区别在于普通cascode如果用最直觉的单管二极管偏置VbVthVov那么输出下限要承受一个Vth损失也就是Vth2Vov0.9V。而宽摆幅通过专门的偏置设计把这个Vth省掉了输出下限压到2Vov0.4V。Vth在典型工艺里是0.4V到0.7V的量级在1.8V电源下这是非常宝贵的电压余量。比如做一个折叠共源共栅运放尾电流源和负载都占掉一部分摆幅省下的0.5V往往决定了输出级能不能再多叠一级管子。这就是我强调“那0.5V”的原因。3. LTspice仿真一个20μA/1.8V实例的完整复现3.1 模型参数与W/L计算为了让读者能完整复现这里用LTspice内置的level-1 MOS模型参数接近0.18μm长沟道工艺风格.model NMOS1 NMOS (VTO0.5 KP200u LAMBDA0.04 GAMMA0.5 PHI0.7)设计目标Iref20μAIout20μAVov0.2V。由饱和电流公式反推β 2 * I / Vov^2 2 * 20μ / 0.2^2 1mA/V^2KP200μA/V^2所以W/Lβ/KP5取W5μm、L1μm。L选1μm是为了让λ小一些、ro高一些这样cascode的输出阻抗优势才能在仿真里明显体现。如果L取0.18μmλ会更大Rout会低很多教学演示效果不明显。偏置管方面宽摆幅用的1/4尺寸管取W1.25μm、L1μmVgs0.9V普通单管偏置取W5μm、L1μmVgs0.7V。3.2 完整网表三种结构放一屏对比我习惯把三种结构放在同一个LTspice网表里用一个公共扫描电压源同时给三个输出端加压然后用三个0V电压源当电流表一次性对比输出特性。完整的.cir文件内容如下直接复制到LTspice里就能跑* Wide-Swing vs Simple Cascode vs Basic Mirror .model NMOS1 NMOS (VTO0.5 KP200u LAMBDA0.04 GAMMA0.5 PHI0.7) VDD1 vdda 0 1.8 VDD2 vddb 0 1.8 VDD3 vddc 0 1.8 * common sweep node and three 0V current meters VS sweep 0 0 VA outa sweep 0 VB outb sweep 0 VC outc sweep 0 .dc VS 0 1.8 1m * --- basic mirror --- IREFA vdda ina 20u M1A ina ina 0 0 NMOS1 W5u L1u M2A outa ina 0 0 NMOS1 W5u L1u * --- simple cascode: bias from same-size diode, VB0.7V --- IREFB vddb inb 20u M1B inb inb 0 0 NMOS1 W5u L1u MB vbias vbias 0 0 NMOS1 W5u L1u IRB vddb vbias 20u M1C xn inb 0 0 NMOS1 W5u L1u M2C outb vbias xn 0 NMOS1 W5u L1u * --- wide-swing cascode: bias from 1/4-size diode, VB0.9V --- IREFC vddc inc 20u M1D inc inc 0 0 NMOS1 W5u L1u MW vwsw vwsw 0 0 NMOS1 W1.25u L1u IRW vddc vwsw 20u M1E xw inc 0 0 NMOS1 W5u L1u M2E outc vwsw xw 0 NMOS1 W5u L1u .end运行后在波形窗口添加三条曲线-I(VA)、-I(VB)、-I(VC)。取负号是因为0V电流表的默认正方向是第一个节点流向第二个节点而实际输出电流是从输出节点流向地。3.3 DC扫描看Vmin仿真不再是“能用”是“够不够”仿真结果会非常直观地呈现三件事。基本电流镜的输出电流从很低的电压就开始稳定Vmin大约0.2V也就是一个Vov但它后面跟着的那条曲线斜率明显偏大输出阻抗只有1.25MΩ左右。普通单管偏置的cascode最惨输出电流在很大一段电压范围内都达不到20μA这正是2.2节算过的“偏置不足”问题上管抢电压下管进不了饱和区。宽摆幅cascode则是三者中最漂亮的一条Vmin约0.4V过了0.4V之后输出电流几乎是一条水平直线。这里要给“Vmin”下一个可操作的定义否则不同人量出来结果差很多。工程上通常取输出电流下降到目标值1%时对应的输出电压作为Vmin也就是电流等于19.8μA时的Vout。用LTspice的.meas可以自动量.meas dc vmin_ws FIND V(outc) WHEN I(VC)-19.8u严格说应该用-19.8μA做下降沿判定具体数值根据电流方向调整。实际用波形光标也能量把光标移到电流开始明显下拐的位置读一下对应电压即可。3.4 用.op和AC法估算输出阻抗DC扫描能看摆幅但输出阻抗需要另外测。最简单的办法是跑.op看宽摆幅结构中各管的gm和gds。在宽摆幅cascode正常工作点时gds2≈0.8μSro2≈1.25MΩgds1≈0.8μSro1≈1.25MΩgm2≈200μScascode输出阻抗近似为R_out ≈ gm2 * ro2 * ro1 200μS * 1.25MΩ * 1.25MΩ ≈ 312MΩ实际仿真中因为体效应和模型参数细节会比这个略低一点但量级就是300MΩ左右对比基本镜的1.25MΩ提升超过两个数量级。如果想把Rout直接在仿真中测出来可以用AC方法把输出端通过一个1TH的大电感接到直流偏置电压源上保持直流工作点再从输出节点注入AC1的交流电流源跑一个单频点AC分析。由于大电感对直流是通路、对交流近似开路测出来的V(out)交流幅值在数值上就等于Rout。这个技巧在测量纳米级电流变化时特别有用比在DC曲线上用肉眼算斜率可靠得多。3.5 文件使用说明粘贴、运行、看哪几条曲线给第一次用LTspice的读者一个最小操作清单。把3.2节的网表完整粘贴到LTspice新建的.asc或.cir文件里点击Run。如果文件后缀是.cirLTspice会直接识别为网表仿真如果是.asc原理图文件需要先创建三颗NMOS符号并填好模型名比较费事所以我建议直接用文本方式跑。跑完DC扫描后CtrlL打开log文件.meas的结果会显示在里面。波形窗口默认只有电压手动添加I(VA)这些输出电流曲线。看到三条曲线的那一刻整篇原理部分就全都串起来了。4. 从仿真到PCB测试板设计与版图落地的关键4.1 为什么测试板不直接复制偏置腿很多人会把IC里的1/4尺寸偏置腿照搬到分立PCB上这是测试板设计最常见的误区。IC里同芯片上的管子温度和工艺都是对齐的1/4尺寸的宽长比可以精确实现但PCB上用独立封装的分立MOS管两颗管子的Vth离散、温度梯度、引脚电阻都会破坏匹配1/4尺寸比例根本没有意义。测试板的正确思路是用一个外部可调基准电压源或者精密电阻分压产生偏置电压Vb通过跳线在高、低两档之间切换。这样既能复现“偏置不足导致电流复制错误”的现象也能复现“宽摆幅偏置下输出特性正常”的结果而且每个电压值都可以手动校准不会因为器件离散而丧失教学一致性。如果你一定要保留“电流密度比例”的概念可以选择同一封装内的对管比如双N沟道MOS集成芯片内部两颗管子距离近、热耦合好这样1/4尺寸偏置腿才有一定的复现意义。但我的建议是教学验证阶段用外部基准进阶研究阶段再考虑片上偏置网络。4.2 原理图架构跳线切“错误”和“正确”测试板原理图以三个并行的输出支路为基础每个支路用排针或拨码开关选择偏置来源。基本镜支路一颗二极管连接管加一颗镜像管栅极直接连在一起。这是全板的对照基准。普通cascode支路偏置电压接到0.7V档位。这个档位用精密电阻分压加运放缓冲生成避免直接拿电位器调到0.7V结果带载能力不足。运放缓冲是必须的因为MOS栅极虽然直流电阻很高但测试时探针、万用表、寄生电容都可能改变分压点。宽摆幅cascode支路偏置电压接到0.9V档位同样经过缓冲。两颗管子串联堆叠下管栅极接输入参考电流的栅压节点上管栅极接可调偏置。输入参考电流用精密电流源或者串联大电阻从电源产生。我推荐用一个可调的低噪声恒流源模块而不是直接电阻限流因为测试时要微调Iref观察输出电流的跟随情况。每个支路的输出端都预留SMA测试点和排针测试点方便高频测量和低频精确测量分开使用。低频用排针加开尔文夹高频用SMA走50Ω信号线不要共用接口。4.3 版图匹配让两个管子长得一样电流镜版图的第一原则是匹配这一点在PCB上同样适用只是很多人不重视。两颗镜像管的摆放应当满足三个条件距离尽量近、方向完全一致、周围热源尽量对称。所谓方向一致是指两颗管子的源极和漏极相对关系完全相同不能一颗横着一颗竖着。距离近是为了降低板上温度梯度带来的Vth失配如果空间允许在镜像对周围画一圈接地Guard Ring吸收表面漏电。栅极走线要短而粗尽量对称。栅极是高阻节点长走线会拾取噪声尤其当附近有开关节点时可能直接干扰电流镜工作。实测中我发现把栅极走线从10mil加宽到20mil并且保持两根镜像管栅线等长输出电流的短期稳定性肉眼可见地变好。输出节点是高压摆率敏感点不要跟镜像管栅极并行。如果输出走线和栅极走线平行超过1cm耦合电容会把输出电压的扰动直接送到栅极上等效于降低了输出阻抗。这种问题在仿真里不会出现但PCB上非常常见。4.4 测量接口与去耦布局电源入口放两级去耦一个10μF钽电容或电解电容负责低频一个100nF陶瓷电容负责高频。两个电容尽量靠近电源端子的引脚。理由很简单测试板上的电流镜虽然只有微安级但如果你用SMU扫电压SMU的线缆在切换量程时会产生电流尖峰没有去耦电容尖峰可能把MOS栅极充到异常电压。输出测量端不建议直接用普通杜邦线。当输出阻抗高达几百兆欧时任何一点接触电阻和不稳定接触都会产生毫伏级噪声换算成电流误差就可能到纳安级。SMA接口加半刚性电缆或者使用带屏蔽的BNC线是可靠测量的底线。如果有条件在输出端预留一个100Ω串阻和一个小电容的RC网络位置用于测试时观察稳定性。电流镜本身是反馈环路测试线缆的寄生电容可能让它在高频自激RC网络可以压住振铃。5. 实测中我踩过的坑漏电、自热、探针加载5.1 高阻节点最怕“不知道哪里漏了几百纳安”宽摆幅cascode的栅极偏置点和中间节点Vx都是高阻节点特别是Vx在正常工作点只有0.2V左右抗干扰能力很弱。PCB上表面如果不清洁助焊剂残留和手汗盐分会造成微安级的表面漏电。我遇到过一次输出电流始终比设定值小0.5μA查了半天电路没问题最后用洗板水彻底清洗板子后问题消失。从那以后凡是要测纳安级电流的板子我都会在焊接完成后用洗板水清洗三遍再涂一层三防漆或者用酒精擦拭干净并充分干燥。Guard Ring在这里非常有必要。把Vx节点的地铜皮做成一个包围环可以主动收集表面漏电流避免漏电进入敏感节点。5.2 自热带来的曲线漂移MOS管导通时壳温会升高Vth随温度的变化大约是-2mV/K左右。分立MOS管如果没加散热过孔靠近漏极一侧的温度可能比另一侧高好几度两颗镜像管之间就会产生等效的Vth失配电流比例随之漂移。做DC扫描测量时如果从0V到1.8V一秒钟扫完自热效应会导致输出曲线在高电压端出现明显的正斜率因为温度升高导致阈值下降电流在被“加热”升高。这个现象容易被人误判为输出阻抗不足。处理办法扫描速度放慢每步停留50ms以上或者扫描完成后回扫一遍看是否出现回滞。如果两条曲线不重合基本可以判定存在自热问题。更彻底的做法是在镜像管底下铺铜皮并打阵列过孔辅助散热让两颗管子的壳温尽量一致。5.3 高阻测量时的探针和加载用示波器直接探高阻节点是最容易犯的错误。普通示波器探头输入阻抗是1MΩ并联10pF电容接在输出端就等于给312MΩ的输出阻抗并联了一个1MΩ负载输出阻抗瞬间被拉低三个数量级测出来完全不是电路的真实性能。正确做法是低端用高输入阻抗的静电计或SMU高端用有源FET探头。如果只有普通万用表量程选择也要注意很多万用表在μA档内阻是几百欧到几kΩ直接串入电路会破坏工作点。测量电流时尽量让电流流经电路本身用电压表测已知电阻上的压降来间接计算而不是把电流表串进去。5.4 一个不太起眼但很烦人的问题地回路PCB测试板上所有信号地应该在单点汇合后接回电源地。如果通过两根不同的长导线分别接SMU的输入和输出就会形成地回路引入50Hz工频干扰和额外的直流误差。我用过最省事的方式是整个测试板的地在电源入口处用一个铜柱单点接回SMU的Force端子所有测量回路都从这一点引出。这样虽然牺牲了一点高频性能但对DC和低频测量非常友好也最符合电流镜测试的实际场景。6. 后续可以怎么玩PMOS版本和低压运放的尾电流源学会了NMOS宽摆幅cascode电流镜之后可以顺手把PMOS版本也搭出来原理完全对称只是所有管子换成PMOS、电压极性反过来。PMOS宽摆幅cascode常用于运放输入级的有源负载或者输出级的上拉电流源在低压轨到轨输入级里尤其常见。如果你手头有一个半成品的低压折叠共源共栅运放试着把它的尾电流源和负载电流镜换成宽摆幅结构对比一下输出摆幅的仿真结果你会很直观地看到那0.5V是怎么一步步“挤”出来的。我做这类测试板的经验是永远先跑一遍完整的LTspice仿真把Vmin和Rout的预期值写下来再上板实测否则很容易被板上的各种寄生效应带偏。仿真文件跑通之后PCB上遇到的很多问题其实都是“换了个形式的偏置问题”和“换了个形式的漏电流问题”把握住这两个方向调试起来会快很多。