HZO超高介电常数原理解析：从铁电机制到ALD工艺与测试实践

上次在材料群里聊高k介质有朋友问了我一个挺有意思的问题Hf0.5Zr0.5O2也就是大家常说的HZONature Communications上那篇关于超高介电常数的工作原理到底是什么这个问题我印象很深因为HZO这几年在铁电器件圈子里热度一直很高但“铁电”和“超高介电常数”这两个标签放在一起不少人都会犯迷糊——铁电材料怎么会跟介电常数高扯上关系做DRAM电容的关心它做FeFET的关心它做神经形态计算的人也在研究它。这篇文章我就从材料机理、制备工艺、测试方法到常见坑把我自己复现HZO样品过程中的经验一次性捋清楚希望能给正在调研或准备上手的朋友一些参考。1. HZO到底特殊在哪里1.1 掺杂比例为什么刚好是50比50先聊一个最容易被忽略、但其实最基础的问题为什么要选Hf和Zr各占一半这个比例。HfO2和ZrO2是同一族元素的氧化物晶体结构非常像离子半径也接近。纯HfO2在室温下最稳定的相是单斜相m相介电常数大概在20左右。单斜相的问题在于它没有铁电性。而且单斜相对电场响应很平淡对器件设计来说不够“有聊”。但如果在HfO2里掺入ZrO2情况就不一样了。ZrO2的四方相t相和立方相c相在更宽的温度范围内是稳定的掺Zr就像给HfO2打了一针“相稳定剂”把原本难以保留的亚稳态相拉到室温附近让它们有机会在退火后留下来。那为什么偏偏是50%我自己试过不同比例的样品从Hf:Zr为70:30到30:70都做过。在靠近50比50附近材料的自由能竞争最激烈——单斜相、四方相、正交相几乎处于同一个能量平台上。这时候通过控制退火温度和电极应力我们就有机会把铁电正交相Pca2₁空间群以较高的比例“锁”在薄膜里。比例偏Hf多单斜相比例会抬升比例偏Zr多会往四方相甚至反铁电方向跑。所以Hf0.5Zr0.5O2这个配比本质上是在相变边缘寻找一个铁电相比例最高的平衡点这也是这个材料被称为“成分窗口极窄但性能极好”的原因。1.2 超高介电常数从哪里来接下来就是核心问题了介电常数为什么会高先理清概念。介电常数衡量的是材料在外电场下的极化响应能力。普通电介质里电子极化、离子极化贡献的介电常数是有限的比如SiO2的k约3.9HfO2的k约20-25。但铁电材料不一样它除了常规极化机制之外还有畴壁运动和极化翻转这两类“额外”的介电响应。HZO的铁电正交相有一个特点晶胞里氧离子相对于阳离子发生位移形成可翻转的自发极化。在测试介电常数时如果我们施加一个小的交流信号这个交流电场会让部分纳米畴壁发生往复微动这种畴壁位移对极化响应的贡献非常大能把等效介电常数推到远超本征值的水平。再加上HZO在50%配比附近本身就处于铁电相和顺电相的相边界附近极化对电场极其敏感介电响应会被进一步放大。Nature Communications报道的所谓“超高介电常数”我理解并不是说HZO的晶格本征k有几百几千而是说在这个材料体系里通过调控相组成和畴结构你可以获得一个非常大的等效介电响应。这一点对器件设计极其重要——我们最终关注的其实是电容密度也就是单位面积能做出多大的电容等效介电常数高直接意味着电容密度可以做得更好。1.3 为什么超薄还能保持铁电性这一点可能是HZO能在半导体产线里站住脚的真正王牌。传统的铁电材料比如PZT、BTO在尺寸缩小到几十纳米之后铁电性会因为退极化场和表面效应急剧衰减这就是所谓的“尺寸效应”。到了先进工艺节点存储器件里能用到的介质层往往只有几纳米PZT根本塞不进去。HZO完全打破了这条限制。我做过的最薄样品只有3纳米左右依然能测到清晰的铁电回线剩余极化Pr在10 μC/cm²以上。这个特性背后的物理机制简单说就是HZO的铁电性来源于氧八面体的微小畸变尺度本身就在纳米量级以内而且HZO的极化方向可以和薄膜法线呈一定角度退极化场没有传统钙钛矿那么致命。再加上电极界面的氧空位能起到稳定极化态的作用所以HZO在极薄尺度下依然活得很好。这也就意味着它不光能做独立电容还能直接塞进晶体管的栅堆叠里这是HZO能火起来的决定性优势。2. HZO凭什么进产线——典型应用场景2.1 FeFET非易失存储怎么用上HZOFeFET也就是铁电场效应晶体管结构上和普通MOSFET很像只是把栅介质换成了铁电材料。HZO在这里充当的是栅介质层通过施加不同极性的栅压让HZO的极化方向在“上”和“下”之间切换从而改变沟道表面的载流子浓度实现“0”和“1”的存储。HZO做FeFET的优势在于和CMOS工艺天然兼容。PZT这类钙钛矿铁电体需要高温结晶而且在硅上直接生长界面质量差想集成到先进工艺里非常困难。HZO使用ALD生长结晶温度在400-600摄氏度正好落在后端工艺BEOL热预算允许的范围内。我搭过HZO FeFET的测试结构写电压可以做到2V以下擦写速度快到百纳秒量级跟Flash比功耗优势非常明显。当然也有代价——HZO的剩余极化不算特别高存储窗口memory window需要通过界面工程尽量拉大而且循环耐久性到10⁹以上后会出现疲劳这些都是器件设计时要处理的问题。2.2 FeRAM中的MIM电容FeRAM里面有一类核心结构叫1T1C也就是一个晶体管加一个电容。这个电容如果用HZO来做就是MIM金属-绝缘层-金属结构上下两层金属电极中间夹一层不到10纳米的HZO。写入时通过施加电压翻转HZO的极化方向读取时则根据电容充放电行为的不同区分状态。在这个场景里HZO的介电常数和铁电性同样重要。介电常数高意味着相同面积下电容值更大存储单元的读信号更可靠铁电性好意味着两个极化态的电荷差异明显识别窗口大。实际设计时需要平衡的指标很多HZO厚度太厚工作电压会上去厚度太薄漏电流会飙升。如果退火工艺控制不好电极界面还会长出低k的氧化层直接把等效介电常数拉低这个问题我在后面测试部分会详细展开。2.3 DRAM电容介质也需要高kDRAM的存储电容要求是“高电容密度低漏电”长期以来都用ZrO₂基叠层或HfO₂基材料。HZO进入这个领域之后大家发现它的本征介电常数30-45左右比现有的一些方案更高而且超薄条件下漏电可控这对DRAM缩小单元面积、维持足够的存储电荷非常有价值。Nature Communications上那篇工作我理解最吸引人的也是这一点在超薄HZO中实现超高等效介电常数直接命中DRAM电容介质选材的痛点。不过要说清楚DRAM里用HZO和FeFET里用HZO关心的指标不完全一样。DRAM电容希望HZO尽量保持顺电/弱铁电状态主要是借用它的高k特性铁电性太强反而可能带来非线性电容行为影响读写稳定性。所以实际应用中会通过调整Zr比例、退火温度或者电极工艺把HZO“调”到最适合特定器件状态。2.4 神经形态计算与铁电突触这两年还有一个特别热的方向是铁电突触器件。HZO的极化不是只有非黑即白两个态通过施加不同的电压脉冲可以让极化处于中间状态这正好可以用来模拟神经突触的权重连续可调特性。再加上HZO与CMOS工艺兼容、速度很快做成阵列之后可以实现脉冲时序依赖可塑性STDP这类学习规则。我在这个方向做过一些原型验证效果说实话很惊艳。用HZO做的突触器件电导调制线性度、对称性都比很多阻变材料好调而且疲劳特性在一定的脉冲方案下可以做到很稳定。当然这还是一个偏前沿的领域距离量产还有距离但作为HZO的重要应用方向值得关注。3. HZO薄膜实操从ALD到退火3.1 原子层沉积参数怎么定HZO薄膜最常用的生长方式就是ALD因为需要精确控制厚度和Hf:Zr比例同时要保证大面积均匀性。我在4英寸晶圆上跑ALD总结下来核心参数大概是这么一组不同机台会有差异仅供参考工艺参数典型值备注衬底温度250-280℃温度太低前驱体反应不完全太高会导致薄膜致密性异常Hf前驱体TDMAHf四(二甲氨基)铪也可以选TEMAHf注意蒸气压差异Zr前驱体TEMAZ四(乙基甲基氨基)锆与TEMAHf搭配时生长行为接近氧源O3臭氧或H2OO3氧化能力强薄膜杂质更少Hf:Zr循环比1:1超循环例如HfO2 1周期ZrO2 1周期交替目标厚度5-20nm根据器件需求定太薄漏电大太厚工作电压高这里有一个新手容易踩的坑循环比1:1不等于最终薄膜里的Hf:Zr原子比就是1:1。不同前驱体在不同衬底温度下的生长速率可能会有差异所以沉积完一定要用RBS或者XPS去验证真正的元素比例。有些高水平的课题组会在循环比上做微调比如Hf循环和Zr循环交替的同时额外插入某个前驱体的脉冲来补偿生长速率差异最终才能拿到真正的Hf0.5Zr0.5O2。3.2 退火工艺对相组成的影响ALD沉积出来的HZO薄膜是非晶态的没有铁电性。必须经过一步结晶退火让薄膜里形成铁电正交相器件才算“活”过来。但退火不是温度越高越好这里面有一整套窗口学问。我自己做了一批不同退火温度的样品400℃、500℃、600℃、700℃时间统一60秒N2气氛快速热退火RTA。结果非常典型400℃退火的样品基本测不到铁电回线说明结晶不完全500℃和550℃的样品铁电性最好Pr能到15-20 μC/cm²左右600℃还有铁电性但已经开始退化到了700℃回线完全消失XRD显示薄膜已经大量转变成单斜相。这个窗口和具体的电极材料、厚度、升温速率都有关但规律是一致的温度过低结晶动力不足温度过高单斜相占主导。另一个容易忽略的细节是升温和降温速率。快速热退火的升降温比较快更容易把亚稳的正交相“冻”住。如果用普通管式炉慢慢降温材料有更多时间向热力学更稳定的单斜相弛豫铁电性往往变差。所以有条件的话尽量用RTA而且退火气氛最好加一点氮气保护避免HZO表面被氧化形成低k界面层。3.3 电极选择与界面工程电极对HZO铁电性的影响可能比很多人想象的大得多。目前最主流的是TiN电极TiN有很好的导电性和热稳定性和HZO工艺兼容。但TiN不是惰性材料在退火过程中TiN会和HZO发生界面反应吸收部分氧形成TiOxNy。这个过程会在HZO内部产生氧空位而适当的氧空位浓度对稳定铁电正交相是必要的。也就是说TiN电极不只是“通电的金属”它还参与了相变的化学反应。我试过几种电极组合简单分享下体会TiN/HZO/TiN对称结构最稳定工艺最简单适合做电学测试如果想提高结晶质量可以尝试W电极它的热稳定性更好、应力不同会影响HZO的相变路径Pt电极虽然惰性很好但和HZO之间的界面质量和对氧的阻挡能力未必比TiN更适合量产。做实验时要注意上下电极的对称性。如果只有底电极是TiN、顶电极是别的材料可能因为上下界面的氧空位浓度不同导致铁电回线出现明显的偏移。4. 介电常数测试与数据判读4.1 从C-V曲线提取介电常数测介电常数最常用的手段是C-V测试也就是测量MIM电容在不同偏压下的电容值。测试结构一般做成方形或圆形的电容单元上下电极通过探针台连接。测出电容值之后用这个公式反推介电常数εr C × t / (ε₀ × A)其中C是测到的电容Ft是HZO薄膜厚度mA是电容面积m²ε0是真空介电常数。看起来很简单但实际操作里有几个坑。第一个坑是厚度t怎么取。HZO沉积完之后表面会有一层自然氧化层或者界面反应层尤其是在TiN电极上界面处的TiON层厚度可能有1-2纳米。如果你的总厚度是10纳米但其中2纳米是低k界面层直接拿10纳米去计算得到的介电常数会明显偏低。专业的做法是用等效电容模型来拟合或者通过截面TEM确认各层实际厚度再对数据进行修正。第二个坑是面积A要准确。用光刻定义的电容边缘会有横向电容贡献小尺寸电容尤其明显。如果直接拿版图面积算可能会高估介电常数。做法是测几个不同面积的电容做C-A线性拟合用斜率算介电常数这样能消除边缘电容的影响。4.2 P-V回线如何验证铁电性介电常数高不一定说明材料是铁电的——很多非铁电材料也能通过界面极化、空间电荷效应表现出高k。所以要确认HZO的铁电性必须做P-V极化-电压回线测试。专业的铁电测试仪比如Radiant的RT系列或者带高压模块的半导体参数仪都可以。测试时给电容施加一个三角波电压积分电流得到极化电荷画出极化强度随电场变化的回线。好的HZO样品P-V回线应该是一个饱和、对称、封口的回线剩余极化Pr在10-20 μC/cm²之间矫顽场Ec在1-2 MV/cm范围。如果回线是“香蕉形”没有闭合那多半是漏电太大电流里混入了大量传导电流这时候需要先排查漏电路径。如果回线和测试频率明显相关低频时回线被拉得更宽大概率也是漏电或缺陷相关电荷在做贡献。还有就是P-V回线测试对小电容结构会特别难测因为可翻转电荷量很小几皮法的电容很容易被测试系统的寄生电容淹没。我的经验是尽量做大面积电容至少做到50微米×50微米以上并且做开尔文接触减少线缆寄生。4.3 频率依赖和“假高k”陷阱关于“超高介电常数”我必须泼一盆冷水测到高k先别高兴要确认这个高k是不是“真的”。铁电材料的介电响应有很强的频率依赖。低频时畴壁能跟上交流电场的变化做大幅往复运动贡献巨大的介电常数频率一旦升高到兆赫兹以上畴壁跟不上介电常数会回落到本征值附近。另外还有一类假高k信号来自Maxwell-Wagner界面极化效应。简单说如果HZO和电极界面存在低导电层电荷会在界面处堆积形成类似极化电荷的宏观响应让等效介电常数暴涨。但这不是材料本征属性而是界面效应。判断方法也很直接改变测试频率看介电常数是否剧烈变化或者改变交流信号幅度看响应是否线性。一个健康的HZO铁电薄膜介电常数随频率的变化应该是缓变的如果在低频段突然飙升到几千甚至上万那大概率是界面极化和空间电荷搞的鬼。5. 常见问题与调试心得速查做HZO薄膜和器件的过程中我积累了不少问题排查经验整理成一张速查表按“问题-可能原因-解决思路”的格式列出来方便大家对照。常见问题可能原因排查与解决思路P-V回线不闭合呈香蕉形漏电流过大检查电极边缘是否有泄漏路径增大HZO厚度改善退火气氛测不到铁电回线退火温度不够或过高正交相比例太低在450-600℃窗口内做退火温度梯度实验配合XRD确认相组成介电常数偏高但铁电性弱界面空间电荷引起假高k改变测试频率和信号幅度做C-V和P-V交叉验证C-V曲线没有蝴蝶形特征HZO未结晶或铁电相含量很低提高退火温度确认TiN电极完整性回线上下不对称上下电极界面氧空位浓度不对称检查上下电极材料/厚度尽量做对称电极结构循环后Pr衰减疲劳极化翻转导致缺陷重新聚集优化电极界面减少氧空位源降低工作电压初始循环Pr偏低之后升高wake-up初始畴壁被界面缺陷钉扎可在器件使用前提早做几次“唤醒”循环或优化退火改善界面下面这些是我自己的亲身体会写出来帮大家少走点弯路第一个坑退火炉的温度均匀性一定要提前验证。我之前有次赶进度没测炉膛温度分布结果同一片晶圆不同位置出来的器件性能差异巨大中心区域铁电性好边缘区域完全没信号。后来才发现是升温过程中边缘温度比中心低了将近30℃。做工艺开发的时候一定要在样品台的不同位置放测温片确认温度梯度在可接受范围内。第二个坑ALD前驱体管路要定期维护。前驱体残留或者管路污染会直接影响HZO的成分和杂质含量有时候铁电性突然变差不是工艺条件变了而是管路里面出问题了。行业里有句话叫“ALD前驱体管路干净薄膜性能稳定一半”这话一点不夸张。我一般每两个月就做一次管路清洗和前驱体源瓶更换花点时间维护比后面排查问题省时太多。第三个坑测试频率和信号幅度不要随意定。前面提到介电常数会随频率变化如果你在不同器件上进行对比测试但测试频率不一致那数据可比性就很差。更严重的是如果交流信号幅度太大直接激发了铁电畴翻转C-V曲线会变得非常混乱甚至测出“超大电容”——那不是材料问题是测试条件选错了。我在做标准化测试时固定用50mV小信号频率从这个范围起步低频先扫一遍再跟高频结果对比确认没有异常的频率色散然后再定正式测试条件。回了这么多最后再说说我对这个材料的总体感受。HZO之所以能在这么短的时间里从“实验室新发现”走到“产业界重点考察对象”确实是因为它在材料本征特性、CMOS兼容性、超薄尺寸下的可靠性这几条线上都给出了难得的答卷。超高介电常数只是它能力的一部分真正厉害的是这层材料可以在纳米尺度上同时提供高介电响应、铁电极化和可集成性。根据我个人这段时间的操作经验如果你想上手做HZO建议从ALD工艺和退火温度窗口开始一轮一轮地做工艺DOE先摸清楚自己机台的脾气再考虑做器件集成。这材料窗口宽的时候很宽苛刻的时候也苛刻但只要掌握了它的相变逻辑和测试方法论大部分问题都是可以调通解决的。希望这篇分享能帮你省一些时间。